JPS592330A - パタ−ンマツチング方法及びその装置 - Google Patents
パタ−ンマツチング方法及びその装置Info
- Publication number
- JPS592330A JPS592330A JP57111016A JP11101682A JPS592330A JP S592330 A JPS592330 A JP S592330A JP 57111016 A JP57111016 A JP 57111016A JP 11101682 A JP11101682 A JP 11101682A JP S592330 A JPS592330 A JP S592330A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- master
- comparison
- memory
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W46/00—Marks applied to devices, e.g. for alignment or identification
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W46/00—Marks applied to devices, e.g. for alignment or identification
- H10W46/601—Marks applied to devices, e.g. for alignment or identification for use after dicing
- H10W46/603—Formed on wafers or substrates before dicing and remaining on chips after dicing
Landscapes
- Image Processing (AREA)
- Wire Bonding (AREA)
- Image Analysis (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(1)0発明の技術分野
本・発明はマスクパターンの作成を改善したパターンマ
ツチング方法及びその装置に関する。
ツチング方法及びその装置に関する。
(2)、技術の背量
従来のパターンマツチング技法において用いられるマス
クパターンは、その作成においてマスターサンプルから
得られた画像ハターンデータに対しどのような処理も施
すことなく、そのま\マスタパターンとしてマスタパタ
ーンメモリに記憶する如き方法を採っている。この方法
は上述のようにして得られるマスタパターンに不安定な
パターン部分が混入して来ない場合VCは差したる問題
はないのであるが、実際には不安定なパターン部分が混
入して来ることが多く、そのため、パターンマツチング
の際にマツチング度が十分にとれず、比較試料の正確な
位置決めが出来ないという欠点を有し、その改善方が要
望されている。
クパターンは、その作成においてマスターサンプルから
得られた画像ハターンデータに対しどのような処理も施
すことなく、そのま\マスタパターンとしてマスタパタ
ーンメモリに記憶する如き方法を採っている。この方法
は上述のようにして得られるマスタパターンに不安定な
パターン部分が混入して来ない場合VCは差したる問題
はないのであるが、実際には不安定なパターン部分が混
入して来ることが多く、そのため、パターンマツチング
の際にマツチング度が十分にとれず、比較試料の正確な
位置決めが出来ないという欠点を有し、その改善方が要
望されている。
(3)、従来技術と問題点
パターンマツチングを必要とする装置として、半導体チ
ップのパッドにワイヤをポンディングする自動ワイヤボ
ンターがある。そのワイヤのボンディングに先立って半
導体チップのパッド位置を認識する必要性が必り、その
ためにパターンマツチング処理をしなければならない、
それに用いられるマスクパターンメモリのパターンマツ
チング技法ト同tLマスターザンプルから得られる画像
パターンをそのま\マスタパターンとして得ている。そ
れ故、このマスタパターンは二値化の緻子化−差に起因
する不安ボなパターン部分が混入して来る。従って、こ
のマスクパターンを用いて試料から得られる比較パター
ンとのパターンマツチングを行りと、比較ハターン内ニ
マスクパターンと異なったパターン部分が現われる可能
性が大きく、マツチング度を大きく取nず、試料である
半導体チップのパッド位置決めを正確になし得ないこと
になる。
ップのパッドにワイヤをポンディングする自動ワイヤボ
ンターがある。そのワイヤのボンディングに先立って半
導体チップのパッド位置を認識する必要性が必り、その
ためにパターンマツチング処理をしなければならない、
それに用いられるマスクパターンメモリのパターンマツ
チング技法ト同tLマスターザンプルから得られる画像
パターンをそのま\マスタパターンとして得ている。そ
れ故、このマスタパターンは二値化の緻子化−差に起因
する不安ボなパターン部分が混入して来る。従って、こ
のマスクパターンを用いて試料から得られる比較パター
ンとのパターンマツチングを行りと、比較ハターン内ニ
マスクパターンと異なったパターン部分が現われる可能
性が大きく、マツチング度を大きく取nず、試料である
半導体チップのパッド位置決めを正確になし得ないこと
になる。
(4)1発明の目的
本発明は上述したような従来技術の有する課題に鑑みて
創案されたもので、その目的はマツチング度を高めて比
較パターンの正確な位置決め會行うパターンマツチング
方法及びその装置を提供することにある。
創案されたもので、その目的はマツチング度を高めて比
較パターンの正確な位置決め會行うパターンマツチング
方法及びその装置を提供することにある。
(5)0発明の構成
そして、これらの目的は、マスターサンプルからマスク
パターンを得るに際してそのマスターサンプルから予め
決められた回数繰返してパターン全入力し、それらのパ
ターンから不感領域を作成してマスクパターンを得、こ
のマスタパターンと試料から得られる比較パターンとを
比較するようにすることによって達成される。
パターンを得るに際してそのマスターサンプルから予め
決められた回数繰返してパターン全入力し、それらのパ
ターンから不感領域を作成してマスクパターンを得、こ
のマスタパターンと試料から得られる比較パターンとを
比較するようにすることによって達成される。
(6)2発明の実施例
以下、添付図面を参照しながら、本発明の詳細な説明す
る。
る。
第1図は本発明の一実施例を示す。この実施例は全自動
ワイヤボンダーの中に実施する場合を示す。1はTV右
カメラ、このカメラは試料送り機構2上に載置された試
料、例えば半導体チップ30表面パターンを撮像する。
ワイヤボンダーの中に実施する場合を示す。1はTV右
カメラ、このカメラは試料送り機構2上に載置された試
料、例えば半導体チップ30表面パターンを撮像する。
カメラ1からの画像パタ−ン全力は二値化回路4へ接続
される。二値化回路4#′i二値化スライスレベルで画
像パターン信号を二値化する。その二値化スライスレベ
ルは、後述するように適宜な小ステップ幅で変更するよ
うに構成するのがよい。
される。二値化回路4#′i二値化スライスレベルで画
像パターン信号を二値化する。その二値化スライスレベ
ルは、後述するように適宜な小ステップ幅で変更するよ
うに構成するのがよい。
5は二値化回路4の出力へ接続する認識部で、認識部5
の出力は制御部6へ接続されている。制御部6はボンデ
ィング機構7へ接続さ九、その制御を行う。
の出力は制御部6へ接続されている。制御部6はボンデ
ィング機構7へ接続さ九、その制御を行う。
認識部5は被認識パターンメモリ(フレームメモリ)8
、マスクパターンメモリ9、これら両メモリへ接続され
た不感領域作成回路10、及びメモリ8.9へ接続され
たパターンマツチング回路11から成る。
、マスクパターンメモリ9、これら両メモリへ接続され
た不感領域作成回路10、及びメモリ8.9へ接続され
たパターンマツチング回路11から成る。
次に、上述構成で本発明を実施する装置の動作を説明す
る。
る。
先ず、マスクパターンと被認識パターン(比較パターン
)とのパターンマツチング回路るのに先立って、マスク
パターンが作成される。
)とのパターンマツチング回路るのに先立って、マスク
パターンが作成される。
試料送り機構2土に載置され、最初にTV右カメラの視
野内に置かれる試料(マスターサンプル)3がカメラ1
によって予め決められた回数撮像される。
野内に置かれる試料(マスターサンプル)3がカメラ1
によって予め決められた回数撮像される。
カメラ1によって撮像された最初の画像パターンは二値
化回路4で二値化され、カメラ1と同期しているフレー
ムメモリ8内に記憶され、その内のマスタパターンと目
される領域が切り出されてマスクパターンメモリ9内に
記憶される。
化回路4で二値化され、カメラ1と同期しているフレー
ムメモリ8内に記憶され、その内のマスタパターンと目
される領域が切り出されてマスクパターンメモリ9内に
記憶される。
続いて、マスターサンプルの第2回目の画像パターンが
同様にしてフレームメモリ8内に記憶された彼、フレー
ムメモリ8内の、最初に切り出された領域と、同一の領
域がマスタパターンメモリ9に記憶されたマスタパター
ンとの間の、量子化に起因する不安定な領域を不感領域
作成回路10で弁別し、その不安定パターン部分、即ち
相違するパターン部分を仮不感領域としてマスクパター
ンメモリ9内に登録する。
同様にしてフレームメモリ8内に記憶された彼、フレー
ムメモリ8内の、最初に切り出された領域と、同一の領
域がマスタパターンメモリ9に記憶されたマスタパター
ンとの間の、量子化に起因する不安定な領域を不感領域
作成回路10で弁別し、その不安定パターン部分、即ち
相違するパターン部分を仮不感領域としてマスクパター
ンメモリ9内に登録する。
このような処理をマスターサンプルについて所要回数繰
返してマスクパターンメモリ9ニ記憶されているマスタ
パターンを、爾後試料送り機4112によってTVカメ
ラ1の視野内に持ち来たされる試料から得られる比較パ
ターンのためのマスクパターンとすると共に、不感領域
作成回路10によって作成され更新されたことがめった
上記所要回数後の仮不感領域を不感領域としてマスタパ
ターンメモリ9に登録してマスクパターンの作成が終了
する。そのマスタパターンは1例えば第2図の(2−1
)の如くなる。
返してマスクパターンメモリ9ニ記憶されているマスタ
パターンを、爾後試料送り機4112によってTVカメ
ラ1の視野内に持ち来たされる試料から得られる比較パ
ターンのためのマスクパターンとすると共に、不感領域
作成回路10によって作成され更新されたことがめった
上記所要回数後の仮不感領域を不感領域としてマスタパ
ターンメモリ9に登録してマスクパターンの作成が終了
する。そのマスタパターンは1例えば第2図の(2−1
)の如くなる。
然る後に、試料送り機構2によってTV右カメラ視野内
に持ち来たされる試料から得られる比較パターンが第2
図の(2−2)の如きものであったとしても、その不安
定な領域はマスクパターンメモリ9に予め不感領域とし
て記憶されており、パターンマツチング回路11でのマ
スクパターンと比較パターンとの比較からは除外される
から、それらの比較は高度のマツチング度の下で施行し
うる。従って、その出力信号を受ける制御部6の制御の
下にあるボンディング機構7は試料である半導体チップ
3のパッドの位置決めを正確に7− 施行しうることになる。
に持ち来たされる試料から得られる比較パターンが第2
図の(2−2)の如きものであったとしても、その不安
定な領域はマスクパターンメモリ9に予め不感領域とし
て記憶されており、パターンマツチング回路11でのマ
スクパターンと比較パターンとの比較からは除外される
から、それらの比較は高度のマツチング度の下で施行し
うる。従って、その出力信号を受ける制御部6の制御の
下にあるボンディング機構7は試料である半導体チップ
3のパッドの位置決めを正確に7− 施行しうることになる。
因に、従来のパターンマツチングを図aするのが第3図
で、この図から判るように、マスクパターンはその不安
定なパターン部分の有無に拘わらず、それが全く考慮に
入れられていないから、比較パターンとの比較はマツチ
ング度を高くとれない状態で施行せざる奢得なかったの
である。なお、第2図及び第3図でPけパッド、Lはり
、−ドである。
で、この図から判るように、マスクパターンはその不安
定なパターン部分の有無に拘わらず、それが全く考慮に
入れられていないから、比較パターンとの比較はマツチ
ング度を高くとれない状態で施行せざる奢得なかったの
である。なお、第2図及び第3図でPけパッド、Lはり
、−ドである。
上記実施例では、二値化回路4の二値化スライスレベル
を固定している場合について説明したが、二値化スライ
スレベルを小さなステップ幅で変更すれば、不安定なパ
ターン部分を一層確実に不感領域にしてそのマスクパタ
ーンと比較パターンとの比較から除外することが可能に
なり、より高度のマツチング度でのパターンマツチング
を施行しうる。
を固定している場合について説明したが、二値化スライ
スレベルを小さなステップ幅で変更すれば、不安定なパ
ターン部分を一層確実に不感領域にしてそのマスクパタ
ーンと比較パターンとの比較から除外することが可能に
なり、より高度のマツチング度でのパターンマツチング
を施行しうる。
(7)0発明の効果
以上要するに、本発明によれば、マスタパターンに不感
領域を作成し、比較パターン・と8− の比較において不感領域を比較から除外しているので、
マツチング度を高くとることが出来る。従って、本発明
を自動ワイヤボンダーに用いた場合にはパッドの位置決
めを正確になしうる等の効果が得られる。
領域を作成し、比較パターン・と8− の比較において不感領域を比較から除外しているので、
マツチング度を高くとることが出来る。従って、本発明
を自動ワイヤボンダーに用いた場合にはパッドの位置決
めを正確になしうる等の効果が得られる。
第1図は本発明の一実施例を示す図、第2図及び第3図
は夫々、本発明及び従来のマスクパターン及び比較パタ
ーンを示す図でおる。 図において、1はTV右カメラ3it試料、4は二値化
回路、8は被認識パターンメモリ、9はマスターサンプ
ルIJ、10i/i不感領域作成回路、11はパターン
マツチング回路でめる。 特許 出 願人 富士通株式会社 第2図 ロイ感頒域 第3図 マスタフ1″ターン 比重交パターン 27・ソチングあとれケい苔!タテ
は夫々、本発明及び従来のマスクパターン及び比較パタ
ーンを示す図でおる。 図において、1はTV右カメラ3it試料、4は二値化
回路、8は被認識パターンメモリ、9はマスターサンプ
ルIJ、10i/i不感領域作成回路、11はパターン
マツチング回路でめる。 特許 出 願人 富士通株式会社 第2図 ロイ感頒域 第3図 マスタフ1″ターン 比重交パターン 27・ソチングあとれケい苔!タテ
Claims (1)
- 【特許請求の範囲】 111 予めマスクパターンを用意し、これと被認識
パターンとを比較して、これら両者間のマツチングの有
無を得るパターンマツチング方法において、上記マスタ
パターンの生成に際しては、マスタパターンを撮像し、
その画像信号を予め設定されたスライスレベルで二値化
して、それをマスクパターンメモリに格納する処理を生
じさせるに当って、前記格納処理を複数回行い、そ、の
都度、前に格納された、マスタパターンと次に入力され
るマスタパターンとの間に差違がおるパターン部分を不
感領域として記憶する一方、このマスタパターンと被認
識パターンとの比較に際しては、上記不感領域を比較か
ら除外することを特徴とするパターンマツチング方法。 (2)撮像系と、そこからの画像信号を予め設定された
スライスレベルで二値化する二値化回路と、該二値化回
路に接続された被認識パターンメモリと、該被認識パタ
ーンメモリに接続すれたマスクパターンメモリと、上記
両メモリに接続された不感領域作成回路と、上記両メモ
リに接続されたパターンマツチング回路とを備えて成る
パターンマツチング装置。 (3) 上記スライスレベルを可変に1〜たことを特
徴とする特許請求の範囲第2項記載のパターンマツチン
グ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57111016A JPS592330A (ja) | 1982-06-28 | 1982-06-28 | パタ−ンマツチング方法及びその装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57111016A JPS592330A (ja) | 1982-06-28 | 1982-06-28 | パタ−ンマツチング方法及びその装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS592330A true JPS592330A (ja) | 1984-01-07 |
Family
ID=14550254
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57111016A Pending JPS592330A (ja) | 1982-06-28 | 1982-06-28 | パタ−ンマツチング方法及びその装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS592330A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6165377A (ja) * | 1984-09-07 | 1986-04-03 | Hitachi Ltd | パタ−ン検査装置 |
| JPH04353990A (ja) * | 1991-05-30 | 1992-12-08 | Hitachi Eng Co Ltd | パターンマッチングを用いる検査装置およびパターンマッチング方法 |
| JPH08234619A (ja) * | 1995-02-27 | 1996-09-13 | Nec Corp | 定着装置の異常温度防止装置 |
| JP2003030653A (ja) * | 2001-07-18 | 2003-01-31 | Shinkawa Ltd | 画像処理方法、同装置、およびボンディング装置 |
-
1982
- 1982-06-28 JP JP57111016A patent/JPS592330A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6165377A (ja) * | 1984-09-07 | 1986-04-03 | Hitachi Ltd | パタ−ン検査装置 |
| JPH04353990A (ja) * | 1991-05-30 | 1992-12-08 | Hitachi Eng Co Ltd | パターンマッチングを用いる検査装置およびパターンマッチング方法 |
| JPH08234619A (ja) * | 1995-02-27 | 1996-09-13 | Nec Corp | 定着装置の異常温度防止装置 |
| JP2003030653A (ja) * | 2001-07-18 | 2003-01-31 | Shinkawa Ltd | 画像処理方法、同装置、およびボンディング装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4805224A (en) | Pattern matching method and apparatus | |
| US5119444A (en) | System for expedited computation of laplacian and gaussian filters and correlation of their outputs for image processing | |
| US6549644B1 (en) | Face-image processing apparatus | |
| CN113168705A (zh) | 用于上下文嵌入且基于区域的对象检测的方法和装置 | |
| JPH10242219A (ja) | バンプ検査方法 | |
| US5125036A (en) | Video bond lead locator | |
| JP2661577B2 (ja) | 半田付け外観検査方法および装置 | |
| JPH03201454A (ja) | 半導体装置の位置合わせ方法 | |
| JPH0410112B2 (ja) | ||
| JPH0526234B2 (ja) | ||
| JPH05251535A (ja) | バンプ検査装置 | |
| WO2021124434A1 (ja) | 物体検出方法 | |
| JPH0685016A (ja) | 半導体チップ検査装置 | |
| JPH06102024A (ja) | ワイヤ検査装置及び検査方法 | |
| JPS5951535A (ja) | パタ−ン認識方法及びその装置 | |
| JPH0131693B2 (ja) | ||
| JPS62175606A (ja) | 認識方法およびその装置 | |
| JP2000306100A (ja) | 検査データ作成方法 | |
| JPS5957389A (ja) | パタ−ン認識装置 | |
| JPH0772094A (ja) | ハンダ付け検査装置 | |
| JPS63106508A (ja) | 装着状態検査方法及びその装置 | |
| JPS58114178A (ja) | 2値化装置 | |
| JPH0141027B2 (ja) | ||
| JPH08288366A (ja) | チップの認識方法及びその認識装置 | |
| JPS6360432B2 (ja) |