JPS5923631A - クロツク供給方式 - Google Patents
クロツク供給方式Info
- Publication number
- JPS5923631A JPS5923631A JP57131923A JP13192382A JPS5923631A JP S5923631 A JPS5923631 A JP S5923631A JP 57131923 A JP57131923 A JP 57131923A JP 13192382 A JP13192382 A JP 13192382A JP S5923631 A JPS5923631 A JP S5923631A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- start signal
- unit
- signal
- generator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の対象
本発明は、電子装置におけるクロック供給方式従来の電
子装置においては、各ユニットで必要とするクロックを
１個所で集中的に作成し、それを必要とするユニットへ
分配する方式となってｌＱる。
子装置においては、各ユニットで必要とするクロックを
１個所で集中的に作成し、それを必要とするユニットへ
分配する方式となってｌＱる。
第１図において、従来技術による多相（８（廿ツクロッ
クを有する電子装置のクロック供給方式を説明する。
クを有する電子装置のクロック供給方式を説明する。
装置内の中心を占める位置にマスタークロック分配器ｌ
がある。ここでは、原発振器手で発生した周波数ｆｃ
の原発振波形信号とスター）［号ＳＴ Ａ ｉ”からク
ロック発生器５で多相（８相）のクロックを作成する。
がある。ここでは、原発振器手で発生した周波数ｆｃ
の原発振波形信号とスター）［号ＳＴ Ａ ｉ”からク
ロック発生器５で多相（８相）のクロックを作成する。
そして、クロックをバッファ回路６を介して装置内の各
ユニッ目０へ送出する。
ユニッ目０へ送出する。
バッファ回路６は各ユニットニ対応させて設けられる。
各ユニット１０では、ユニット内分配器１１において、
マスタークロック分配器ｌかも送られてくるクロックを
バッファ回路【２で愛情し、可変遅延素子１３を通して
位相補正したのら、バッファ回路１４を介してユニット
内の回路ブロック１５へ分配する。
マスタークロック分配器ｌかも送られてくるクロックを
バッファ回路【２で愛情し、可変遅延素子１３を通して
位相補正したのら、バッファ回路１４を介してユニット
内の回路ブロック１５へ分配する。
各回路ブロック１５はバッファ回路１６を介してクロッ
クを取り込み、使用する。
クを取り込み、使用する。
この様な従来のクロック供給方式にお−へては、装置内
でのユニッ）１０間の物理的拡がりが太きいと、マスタ
ー分配器ｌと各ユニット内分配器１１との間の電気長が
長くなり、同軸ケーブルあるいはツイスト、ペア線等に
よる分布定数駆動が会費である。従って、（クロック相
数×ユニット数）の多数の布線及びバッファ回路６が必
要となりコスト上昇を招きやすい。また、ユニツ）１０
間及びクロック間の位相ずれ（スキュー）が大きくなり
、個個のユニット１０内で上列のように可変遅延素子１
３を用いて位相合せ全数多く行わねばならず、とｉＬも
コストの上昇を招く要因となる。
でのユニッ）１０間の物理的拡がりが太きいと、マスタ
ー分配器ｌと各ユニット内分配器１１との間の電気長が
長くなり、同軸ケーブルあるいはツイスト、ペア線等に
よる分布定数駆動が会費である。従って、（クロック相
数×ユニット数）の多数の布線及びバッファ回路６が必
要となりコスト上昇を招きやすい。また、ユニツ）１０
間及びクロック間の位相ずれ（スキュー）が大きくなり
、個個のユニット１０内で上列のように可変遅延素子１
３を用いて位相合せ全数多く行わねばならず、とｉＬも
コストの上昇を招く要因となる。
発明の目的
本発明の目的は、前記の如き従来の問題点を除去し、装
置内の各部ヘクロックを簡単に精度良く供給可能で、コ
スト的にも有利な１ｉＬいクロック供給方式を提供する
ことにある。
置内の各部ヘクロックを簡単に精度良く供給可能で、コ
スト的にも有利な１ｉＬいクロック供給方式を提供する
ことにある。
本発明にあっては、装置内の各ユニットへは、原発振波
形信号と同期化のためのスタート信号のみを伝送し、各
ユニット内で原発振波形信号とスタート信号から必要な
りロックを作成し、必要部分へ分配する。
形信号と同期化のためのスタート信号のみを伝送し、各
ユニット内で原発振波形信号とスタート信号から必要な
りロックを作成し、必要部分へ分配する。
発明の実施例
第２図は、本発明の一実施例を示すブロック図である。
１０１は原発振器、１０２はスタート信号発生器、１０
８ 、１０４はバッファ回路である。これらは電子装置
内の１個所（二乗中設置されるが、装置内υ洛ユニット
１０５のクロック作成分配器１０６との電気的距離が可
及的に等長となるような位置（装置の中央など）に配置
するのが良い。これは、原発振器１０１で発生した原発
振波形信号、ｈ−よびスタート信号発生器１０２で発生
したスタート信号を、全ユニットに対し可能な限り位相
差を小さくして供給するためである。
８ 、１０４はバッファ回路である。これらは電子装置
内の１個所（二乗中設置されるが、装置内υ洛ユニット
１０５のクロック作成分配器１０６との電気的距離が可
及的に等長となるような位置（装置の中央など）に配置
するのが良い。これは、原発振器１０１で発生した原発
振波形信号、ｈ−よびスタート信号発生器１０２で発生
したスタート信号を、全ユニットに対し可能な限り位相
差を小さくして供給するためである。
原発振器１０１かもの原価波形信号目１、バッファ回路
１０Ｂを介し、装置内の各ユニツｌ−１０５へ送られる
とともに、スタート信号発生器１０２へも供給される。
１０Ｂを介し、装置内の各ユニツｌ−１０５へ送られる
とともに、スタート信号発生器１０２へも供給される。
スタート信号発生器１０２からは原価波形信号と同期し
たスタート信号が発生し、これはバッファ回路１０４を
通じて各ユニット１０５へ送られる。
たスタート信号が発生し、これはバッファ回路１０４を
通じて各ユニット１０５へ送られる。
各ユニット１０５は、内部のクロック作成分配器ＬＯＧ
のクロック発生器１０７で原発振波形信号とスタート信
号から必要なりロックを作成する。このクロック発生器
１０７は例えば第８図に示すように、／リアル人力／パ
ラレル出力の８ビツト・シフトレジスタ２００と、同期
化用のフリップフロッグ２０１より構成される。原発振
波形信号（ｆｃ）はシフトレジスタ２００とフリップフ
ロッグＺＵＩＬ／）ＣＫ （クロック）端子（二人力さ
れ、スタート信号（ｓ ’ｒＡ Ｔ ）はフリップフロ
ップ２０１＋／）Ｄ（データ）端子に人力される。フリ
ップフロップ２０１の出力はシフトレジスタ２００の８
１（シリアル人力）端子に人力さ扛、ソフトレジスタ２
００の第２ビツト出力（’ｒｌ）ハフ！Ｊツアー７ｏツ
フＺＵＩＬ／）ＩＬ（ＩＪ上セツト端子に人力される。
のクロック発生器１０７で原発振波形信号とスタート信
号から必要なりロックを作成する。このクロック発生器
１０７は例えば第８図に示すように、／リアル人力／パ
ラレル出力の８ビツト・シフトレジスタ２００と、同期
化用のフリップフロッグ２０１より構成される。原発振
波形信号（ｆｃ）はシフトレジスタ２００とフリップフ
ロッグＺＵＩＬ／）ＣＫ （クロック）端子（二人力さ
れ、スタート信号（ｓ ’ｒＡ Ｔ ）はフリップフロ
ップ２０１＋／）Ｄ（データ）端子に人力される。フリ
ップフロップ２０１の出力はシフトレジスタ２００の８
１（シリアル人力）端子に人力さ扛、ソフトレジスタ２
００の第２ビツト出力（’ｒｌ）ハフ！Ｊツアー７ｏツ
フＺＵＩＬ／）ＩＬ（ＩＪ上セツト端子に人力される。
このクロックツへ生器１０７の動作タイミング図は第４
図に示す如くであり、８相のクロック（′ｒＯ〜Ｔ７）
がシフトレジスタ２００の出力から得られる。
図に示す如くであり、８相のクロック（′ｒＯ〜Ｔ７）
がシフトレジスタ２００の出力から得られる。
ずなわら、スタート信号（Ｓ Ｔ Ａ ｉ’ ）を受け
ると、原発振波形信号（ｆｃ）の仄のエツジからシフト
レジスタ２００のパラレル出力（ｉ’ｏ ）にパルスが
発生する。同様に、原発振波形信号（ｆｃ櫂各エツジで
、シフトレジスタ２Ｊ００のパラレル出力（’ｌ’＋〜
Ｔ７ ）に次々にパルスが発生する。各相のクロックパ
ルスのパルス幅は、フリップフロッグ２０１のＩｔ ｉ
４子に接続するシフトレジスタ２００の出力を変更すれ
ば変えることができる。このｌ＋ｌＪでは、シフトレジ
スタ２００の第２ビツト出力（Ｔ＋ ）を７リツプフロ
ンプ２．０１のＩｔ端子に接続して（−するので、図示
のようなパルス幅のクロックが得られる仁とになる。
ると、原発振波形信号（ｆｃ）の仄のエツジからシフト
レジスタ２００のパラレル出力（ｉ’ｏ ）にパルスが
発生する。同様に、原発振波形信号（ｆｃ櫂各エツジで
、シフトレジスタ２Ｊ００のパラレル出力（’ｌ’＋〜
Ｔ７ ）に次々にパルスが発生する。各相のクロックパ
ルスのパルス幅は、フリップフロッグ２０１のＩｔ ｉ
４子に接続するシフトレジスタ２００の出力を変更すれ
ば変えることができる。このｌ＋ｌＪでは、シフトレジ
スタ２００の第２ビツト出力（Ｔ＋ ）を７リツプフロ
ンプ２．０１のＩｔ端子に接続して（−するので、図示
のようなパルス幅のクロックが得られる仁とになる。
な、Ｅ？、最初のクロックパルス’Ｉ’ｏがも最後のク
ロックパルス゛Ｉ’７の立ち上り迄を７ゾンーリ“イク
ルト呼び、仄のマソンザイクル金起動する。揚台には、
ｔＩ）びスタート信号（Ｓ ＴＡ ’ｒ ）を送出ずれ
ｔＪ：艮い。
ロックパルス゛Ｉ’７の立ち上り迄を７ゾンーリ“イク
ルト呼び、仄のマソンザイクル金起動する。揚台には、
ｔＩ）びスタート信号（Ｓ ＴＡ ’ｒ ）を送出ずれ
ｔＪ：艮い。
スタート信号（Ｓ ’１’ Ａ ’ｌ’ ）が送られて
米ない場合（二ハ、第４図の破線で下す如く、７ングル
°マ／ンサイクルとなる。
米ない場合（二ハ、第４図の破線で下す如く、７ングル
°マ／ンサイクルとなる。
第１図に戻って、クロック発生器１０７で生成したクロ
ックは、相毎にバッファ回路１０８を介しで、ユニット
内の各回路ブロック１０９へ分配される。
ックは、相毎にバッファ回路１０８を介しで、ユニット
内の各回路ブロック１０９へ分配される。
各回路ブロック１０９は、クロック作成分配器１０６よ
り与えられるクロックをバッファ回路１１０で取り込み
、使用する。
り与えられるクロックをバッファ回路１１０で取り込み
、使用する。
発明の効果
以」二に詳述した如く、本発明によれは、原発掘波形信
号とスタート信号の２つの信号のみを各ユニットに供給
するだけでよいため、その伝搬に必要な同軸線やツイス
トペア線の本数、およびバッファ回路の級を大幅（＝減
らずことができる。また、従来のように多数の位相補１
頁用の素子を用いること／２（、位相のパラツギの少な
いクロック全供給できる。このように、本発明（二よれ
ばコストとクロック品質の両面を改善でき、その効果は
大きい。
号とスタート信号の２つの信号のみを各ユニットに供給
するだけでよいため、その伝搬に必要な同軸線やツイス
トペア線の本数、およびバッファ回路の級を大幅（＝減
らずことができる。また、従来のように多数の位相補１
頁用の素子を用いること／２（、位相のパラツギの少な
いクロック全供給できる。このように、本発明（二よれ
ばコストとクロック品質の両面を改善でき、その効果は
大きい。
第１図は従来例を示すブロック図、第２図は本発明の一
実施例を示すブロック図、第８図はクロック発生器の一
例を示す回路図、第４図は第３図のクロック発生器の動
作タイミング図である。 １０１・・・原発損益、１０２・・・スタートイ百号発
生器、１０８ 、１０４ 、１０８ 、１１０・・・バ
ッファ回路、１０５・・・ユニット、１０７・・・クロ
ック発生器、１０９・・・回路ブロック。
実施例を示すブロック図、第８図はクロック発生器の一
例を示す回路図、第４図は第３図のクロック発生器の動
作タイミング図である。 １０１・・・原発損益、１０２・・・スタートイ百号発
生器、１０８ 、１０４ 、１０８ 、１１０・・・バ
ッファ回路、１０５・・・ユニット、１０７・・・クロ
ック発生器、１０９・・・回路ブロック。
Claims (1)
- ［１１電子装置において、原発振器で発生した原発振波
形信号と、スタート信号発生器で発生した同期用のスタ
ート信号とを、該電子装置内の各ユニットへ供給し、該
各ユニットにおいて該原発振波形１Δ号および該スター
ト信号から自ユニット内で必要とするクロックを作成し
必要部へ分配することを特徴とするクロック供給方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57131923A JPS5923631A (ja) | 1982-07-30 | 1982-07-30 | クロツク供給方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57131923A JPS5923631A (ja) | 1982-07-30 | 1982-07-30 | クロツク供給方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5923631A true JPS5923631A (ja) | 1984-02-07 |
Family
ID=15069355
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57131923A Pending JPS5923631A (ja) | 1982-07-30 | 1982-07-30 | クロツク供給方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5923631A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4847516A (en) * | 1986-11-26 | 1989-07-11 | Hitachi, Ltd. | System for feeding clock signals |
| US11507460B2 (en) | 2019-04-29 | 2022-11-22 | Samsung Electronics Co., Ltd. | Memory controller, memory system including the same, and method of operating the memory controller |
-
1982
- 1982-07-30 JP JP57131923A patent/JPS5923631A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4847516A (en) * | 1986-11-26 | 1989-07-11 | Hitachi, Ltd. | System for feeding clock signals |
| US11507460B2 (en) | 2019-04-29 | 2022-11-22 | Samsung Electronics Co., Ltd. | Memory controller, memory system including the same, and method of operating the memory controller |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3765835B2 (ja) | クロック信号配信システム | |
| US5712882A (en) | Signal distribution system | |
| US5550875A (en) | Apparatus and method for residual error clock skew bound, and clocking therewith | |
| US10389515B1 (en) | Integrated circuit, multi-channel transmission apparatus and signal transmission method thereof | |
| JPS5923631A (ja) | クロツク供給方式 | |
| KR102895202B1 (ko) | 클럭 분배 네트워크 | |
| JPH04233014A (ja) | コンピュータ・システム | |
| JP3147129B2 (ja) | タイミング発生装置 | |
| JPS6123412A (ja) | タイミング発生器 | |
| JPS63316220A (ja) | クロック供給方式 | |
| SU1427355A1 (ru) | Устройство дл синхронизации вычислительной системы | |
| SU743245A1 (ru) | Резервированный генератор импульсов | |
| JP2002258979A (ja) | 高速信号回路 | |
| JP3144086B2 (ja) | 擾乱付加信号発生回路 | |
| SU873440A1 (ru) | Устройство синхронизации | |
| JP2586340B2 (ja) | 試験信号挿入回路 | |
| JP3019049B2 (ja) | クロック制御回路およびクロック制御方法 | |
| JP2707803B2 (ja) | 同期切替方式 | |
| JPH0629723Y2 (ja) | 材料試験機の波形発生装置 | |
| JP2002022799A (ja) | 半導体試験装置 | |
| CN112928991A (zh) | 一种多相集合数字正弦波发生器及集成电路 | |
| JPH10173640A (ja) | クロック抽出回路およびクロック抽出方法 | |
| JPH1056362A (ja) | ディジタル信号処理集積回路 | |
| JPH02143744A (ja) | 従属クロック切替方式 | |
| JP2003198496A (ja) | 時分割多重信号発生回路 |