JPS592412A - カレントミラ−回路 - Google Patents
カレントミラ−回路Info
- Publication number
- JPS592412A JPS592412A JP57111352A JP11135282A JPS592412A JP S592412 A JPS592412 A JP S592412A JP 57111352 A JP57111352 A JP 57111352A JP 11135282 A JP11135282 A JP 11135282A JP S592412 A JPS592412 A JP S592412A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- transistors
- output
- current mirror
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000003321 amplification Effects 0.000 abstract description 2
- 238000003199 nucleic acid amplification method Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 6
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、電子回路における電流結合回路に用いられる
カレントミラー回路に関する。
カレントミラー回路に関する。
従来の一般のカレントミラー回路は、第１図の様に構成
される。第１図の回路にかいて、入力測定電流源１を流
れる電流１１と出力側負荷２を流れる電流工２との比即
ちカレントミラー比はＩｚ／Ｉ＋で表わされる。この際
、電流工２は、トランジスタＴｒ１．Ｔｒｚに同じ特性
のトランジスタを用いた場合には次式の様になる。
される。第１図の回路にかいて、入力測定電流源１を流
れる電流１１と出力側負荷２を流れる電流工２との比即
ちカレントミラー比はＩｚ／Ｉ＋で表わされる。この際
、電流工２は、トランジスタＴｒ１．Ｔｒｚに同じ特性
のトランジスタを用いた場合には次式の様になる。
ｈ＝Ｉ＋ （出力側トランジスタＴｒ２のペース電流
）×２ この為に、電流Ｉ＋ 、 Ｉｔの差はペース電流（ＩＢ
）の２倍となシ、カレントミラー比は１にはならないと
いう欠点があった。これを改善したのが、第２図に示す
構成のカレントミラー回路である。第２図の回路におい
ては、同じ特性のトランジスタを用いた場合、入力測定
電流源ｌを流れる電流１１と出力側負荷２を流れる電流
工２の差は２より／ｈｆｅ（ただしｈ（６；電流増幅率
）になる為、第１図のカレントミラー回路よりもミラー
比の誤差が改善されているが、出力側トランジスタのア
ーリー電圧によるコレクタ電流の誤差（Ｖ（Ｊ／Ｖム）
Ｉｂ（ただしｖＡ；出力トランジスタのアーリー電圧＋
ＶＣＩＬ ：出力トランジスタのエミッタ、コレクタ
間電圧）が大きいという欠点があった。さらに第３図に
示す従来例のカレントミラー回路は、ミラー比の誤差の
改善の為に、ペース電流に対する補償と、アーリー電圧
に対する補償が施されているが、カレントミラー出力と
して１出力しかないという欠点があった。
）×２ この為に、電流Ｉ＋ 、 Ｉｔの差はペース電流（ＩＢ
）の２倍となシ、カレントミラー比は１にはならないと
いう欠点があった。これを改善したのが、第２図に示す
構成のカレントミラー回路である。第２図の回路におい
ては、同じ特性のトランジスタを用いた場合、入力測定
電流源ｌを流れる電流１１と出力側負荷２を流れる電流
工２の差は２より／ｈｆｅ（ただしｈ（６；電流増幅率
）になる為、第１図のカレントミラー回路よりもミラー
比の誤差が改善されているが、出力側トランジスタのア
ーリー電圧によるコレクタ電流の誤差（Ｖ（Ｊ／Ｖム）
Ｉｂ（ただしｖＡ；出力トランジスタのアーリー電圧＋
ＶＣＩＬ ：出力トランジスタのエミッタ、コレクタ
間電圧）が大きいという欠点があった。さらに第３図に
示す従来例のカレントミラー回路は、ミラー比の誤差の
改善の為に、ペース電流に対する補償と、アーリー電圧
に対する補償が施されているが、カレントミラー出力と
して１出力しかないという欠点があった。
本発明は、ベースどうし接続された入力側及びＮ個の出
力側トランジスタを有するカレントミラー回路において
、該入力側トランジスタのコレクタに第１のトランジス
タのエミッタを接続し、Ｎ個の出力側トランジスタのそ
れぞれのコレクタにＮ個のトランジスタのエミッタをそ
れぞれ接続し、該第１並びに該Ｎ個のトランジスタのペ
ースヲｇ１の接続点で接続すると共に該入力側トランジ
スタのペースと該Ｎ個の出力側トランジスタのベースと
を第２の接続点で接続し、該第１．第２の接続点と該第
１のトランジスタのコレクタとの間に該第１並びに該Ｎ
個のトランジスタのペース電流。
力側トランジスタを有するカレントミラー回路において
、該入力側トランジスタのコレクタに第１のトランジス
タのエミッタを接続し、Ｎ個の出力側トランジスタのそ
れぞれのコレクタにＮ個のトランジスタのエミッタをそ
れぞれ接続し、該第１並びに該Ｎ個のトランジスタのペ
ースヲｇ１の接続点で接続すると共に該入力側トランジ
スタのペースと該Ｎ個の出力側トランジスタのベースと
を第２の接続点で接続し、該第１．第２の接続点と該第
１のトランジスタのコレクタとの間に該第１並びに該Ｎ
個のトランジスタのペース電流。
並びに該入力側と該Ｎ個の出力側トランジスタのペース
電流を流すマルチエミッタのトランジスタを、該第２の
接続点にはダイオードをはさんで、接続する構成にする
ことにより、多出力で、ミラー比の誤差を小さくできる
ようにしたカレントミラー回路を提供するものである。
電流を流すマルチエミッタのトランジスタを、該第２の
接続点にはダイオードをはさんで、接続する構成にする
ことにより、多出力で、ミラー比の誤差を小さくできる
ようにしたカレントミラー回路を提供するものである。
以下、本発明を、図面に示す実施例について説明する。
第４図は、本発明の一実施例を示す回路図である。入力
側トランジスタＴｒ１ ＋出力側トランジスタＴｒ２
、 Ｔｒａと、入力側トランジスタと出力側トランジス
タのそれぞれのコレクタに接続されるトランジスタＴｒ
４ ＋ Ｔｒｓ ＋ Ｔｒｓと、Ｔｒ４ ＋ Ｔｒ５
。
側トランジスタＴｒ１ ＋出力側トランジスタＴｒ２
、 Ｔｒａと、入力側トランジスタと出力側トランジス
タのそれぞれのコレクタに接続されるトランジスタＴｒ
４ ＋ Ｔｒｓ ＋ Ｔｒｓと、Ｔｒ４ ＋ Ｔｒ５
。
Ｔｒｓ並びにＴｒｘ ＋ Ｔｒ２＋ Ｔｒａにペース電
流を供給するマルチエミッタのトランジスタＴｒｙと、
Ｔｒｕの１つのエミッタとトランジスタＴｒｉ ＋ Ｔ
ｒ２＋Ｔｒ３ノヘースとの間に接続されるダイオードＤ
ｉと、トランジスタＴｒｘ 、 Ｔｒｚ 、 Ｔｒａの
それぞれのエミッタに接続される抵抗Ｒ＋ 、 Ｒ２，
Ｒｓとを含む２出力のカレントミラー回路を構成してい
る。
流を供給するマルチエミッタのトランジスタＴｒｙと、
Ｔｒｕの１つのエミッタとトランジスタＴｒｉ ＋ Ｔ
ｒ２＋Ｔｒ３ノヘースとの間に接続されるダイオードＤ
ｉと、トランジスタＴｒｘ 、 Ｔｒｚ 、 Ｔｒａの
それぞれのエミッタに接続される抵抗Ｒ＋ 、 Ｒ２，
Ｒｓとを含む２出力のカレントミラー回路を構成してい
る。
トランジスタＴｒｙは、ペース電流によるミラー比の誤
差を補償する為のトランジスタである。各トランジスタ
の特性が同じである場合の入力電流工１と出力電流工２
の差は次式の様になる。
差を補償する為のトランジスタである。各トランジスタ
の特性が同じである場合の入力電流工１と出力電流工２
の差は次式の様になる。
従って、ペース電流によるミラー比の誤差は改善されて
いる。トランジスタＴｒｘとＴｒｚ 、 Ｔｒａは、そ
れぞれ入力電流と出力電流を供給している。トランジス
タＴｒｓ ＋ Ｔｒｓは、トランジスタＴｒｚ、Ｔｒａ
のエミッタ、コレクタ間電圧を小さくして、ミラー比の
誤差に対するアーリー電圧の影響を小さくしている。ト
ランジスタＴｒ４ ｂよびダイオードＤｉは、トランジ
スタＴｒ１＋ Ｔｒｚ 、 Ｔｒｓが飽和するのを防い
でいる。抵抗Ｒ＋ 、 Ｒ２、Ｒｓは、トランジスタＴ
ｒ１． Ｔｒｚ ＋ ＴｒａのＶＢ（Ｄばらつきニヨる
カレントミラーのミラー比の誤差の影響を小さくしてい
る。
いる。トランジスタＴｒｘとＴｒｚ 、 Ｔｒａは、そ
れぞれ入力電流と出力電流を供給している。トランジス
タＴｒｓ ＋ Ｔｒｓは、トランジスタＴｒｚ、Ｔｒａ
のエミッタ、コレクタ間電圧を小さくして、ミラー比の
誤差に対するアーリー電圧の影響を小さくしている。ト
ランジスタＴｒ４ ｂよびダイオードＤｉは、トランジ
スタＴｒ１＋ Ｔｒｚ 、 Ｔｒｓが飽和するのを防い
でいる。抵抗Ｒ＋ 、 Ｒ２、Ｒｓは、トランジスタＴ
ｒ１． Ｔｒｚ ＋ ＴｒａのＶＢ（Ｄばらつきニヨる
カレントミラーのミラー比の誤差の影響を小さくしてい
る。
第４図において、トランジスタＴｒＭは電流源１によル
ペース電流が流れてオンとなり、トランジスタＴｒＭの
オンにより、トランジスタＴｒｔ ＋ Ｔｒｚ。
ペース電流が流れてオンとなり、トランジスタＴｒＭの
オンにより、トランジスタＴｒｔ ＋ Ｔｒｚ。
Ｔｒ３＋ Ｔｒａ 、 Ｔｒｓ 、 Ｔｒｓもペース電
流が流れてオンとなる。この際に、トランジスタＴｒｙ
のｈｆｅを大きく選んでおけば、入力電流■１がトラン
ジスタＴｒｘ ＋ Ｔｒｚ、 Ｔｒｓ ＋ Ｔｒ４＋
Ｔｒｓ ＋ Ｔｒｅのペースに流れ込むことはなく、入
力電流工１と出力電流Ｉ２ 。
流が流れてオンとなる。この際に、トランジスタＴｒｙ
のｈｆｅを大きく選んでおけば、入力電流■１がトラン
ジスタＴｒｘ ＋ Ｔｒｚ、 Ｔｒｓ ＋ Ｔｒ４＋
Ｔｒｓ ＋ Ｔｒｅのペースに流れ込むことはなく、入
力電流工１と出力電流Ｉ２ 。
Ｉｓの比即ちミラー比を確実に保持することができる。
また、出力トランジスタＴｒ３のエミッタ、コレクタ間
電圧は、トランジスタＴｒ６によシ小さく保たれるので
、出力トランジスタのアーリー電圧によるミラー比の誤
差は小さく保たれている。
電圧は、トランジスタＴｒ６によシ小さく保たれるので
、出力トランジスタのアーリー電圧によるミラー比の誤
差は小さく保たれている。
第５図は、本発明のカレントミラーの第２の実施例の回
路図である。同図で、第４図と同一構成部分には同一符
号を付けである。この第２の実施例は、出力側トランジ
スタとして２Ｎ個のトランジスタＴｒ２１ ＋ ”’
”’ ＨＴｒ２Ｎ ＨＴｒ５１ ＊ ”’ ”’ ＋
Ｔｒ５Ｎを接続して、Ｎ個の出力を持つカレントミラー
を構成している。動作及び構成は、第１実施例と同じで
ある。
路図である。同図で、第４図と同一構成部分には同一符
号を付けである。この第２の実施例は、出力側トランジ
スタとして２Ｎ個のトランジスタＴｒ２１ ＋ ”’
”’ ＨＴｒ２Ｎ ＨＴｒ５１ ＊ ”’ ”’ ＋
Ｔｒ５Ｎを接続して、Ｎ個の出力を持つカレントミラー
を構成している。動作及び構成は、第１実施例と同じで
ある。
尚、上記実施例では、使用トランジスタと【−てＮＰＮ
形トランジスタを用いているが、ＰＮＰ形トランジスタ
を用いても同様の効果を得ることができるのは勿論であ
る。
形トランジスタを用いているが、ＰＮＰ形トランジスタ
を用いても同様の効果を得ることができるのは勿論であ
る。
本発明は以上説明したように、ベースどうし接続された
入力側及びＮ個の出力側トランジスタを有するカレント
ミラー回路において、前記入力側トランジスタのコレク
タに第１のトランジスタのエミッタを接続し、前記Ｎ個
の出力側トランジスタのそれぞれのコレクタにＮ個のト
ランジスタのエミッタをそれぞれ接続し、前記第１並び
に前記Ｎ個のトランジスタのベースを第１の接続点で接
続すると共に１前記入力側トランジスタのベースと前記
Ｎ個の出力側トランジスタのベースとを第２の接続点で
接続し、前記第１．第２の接続点と前記第１のトランジ
スタのコレクタとの間に前記第１並びに前記Ｎ個のトラ
ンジスタのベース電流。
入力側及びＮ個の出力側トランジスタを有するカレント
ミラー回路において、前記入力側トランジスタのコレク
タに第１のトランジスタのエミッタを接続し、前記Ｎ個
の出力側トランジスタのそれぞれのコレクタにＮ個のト
ランジスタのエミッタをそれぞれ接続し、前記第１並び
に前記Ｎ個のトランジスタのベースを第１の接続点で接
続すると共に１前記入力側トランジスタのベースと前記
Ｎ個の出力側トランジスタのベースとを第２の接続点で
接続し、前記第１．第２の接続点と前記第１のトランジ
スタのコレクタとの間に前記第１並びに前記Ｎ個のトラ
ンジスタのベース電流。
並びに前記入力側および前記Ｎ個の出力側トランジスタ
のベース電流を流すマルチエミッタのトランジスタを、
前記第２の接続点にはダイオードをはさんで、接続する
仁とによシ、多出力でミラー比の誤差が小さいカレント
ミラー回路を実現できる。
のベース電流を流すマルチエミッタのトランジスタを、
前記第２の接続点にはダイオードをはさんで、接続する
仁とによシ、多出力でミラー比の誤差が小さいカレント
ミラー回路を実現できる。
第１図、第２図、第３図はそれぞれ従来のカレントミラ
ー回路を示す図、第４図は本発明の力１／ントミラー回
路の一実施例を示す回路図、第５図は本発明のカレント
ミラー回路の他の実施例を示す回路図である。 Ｔｒｌ・・・入力側トランジスタ、 Ｔｒ２’ｒｒ３１’ｌ’ｒ２１〜Ｔｒ２Ｎ−出力側トラ
ンジスタ、ＴｒＭ・・・マルチエミッタトランジスタ、
Ｔｒ４．Ｔｒｓ＋Ｔｒ６＋Ｔｒｓｔ 〜ＴｒｓＮ−＝
ト”ｆｉンジスタ、Ｒ＋ 、 Ｒ２、Ｒ３、Ｒｔ＋ −
Ｒ２Ｈ−抵抗、Ｄｉ・・・ダイオード、 １・・・
定電流源、２〜Ｎ＋１・・・負荷。 代理人 弁理士 染 川 利 吉 第１図 Ｖｅ 第２図 第３図 第４図 −Ｖｓ 第５図 ＶＢ
ー回路を示す図、第４図は本発明の力１／ントミラー回
路の一実施例を示す回路図、第５図は本発明のカレント
ミラー回路の他の実施例を示す回路図である。 Ｔｒｌ・・・入力側トランジスタ、 Ｔｒ２’ｒｒ３１’ｌ’ｒ２１〜Ｔｒ２Ｎ−出力側トラ
ンジスタ、ＴｒＭ・・・マルチエミッタトランジスタ、
Ｔｒ４．Ｔｒｓ＋Ｔｒ６＋Ｔｒｓｔ 〜ＴｒｓＮ−＝
ト”ｆｉンジスタ、Ｒ＋ 、 Ｒ２、Ｒ３、Ｒｔ＋ −
Ｒ２Ｈ−抵抗、Ｄｉ・・・ダイオード、 １・・・
定電流源、２〜Ｎ＋１・・・負荷。 代理人 弁理士 染 川 利 吉 第１図 Ｖｅ 第２図 第３図 第４図 −Ｖｓ 第５図 ＶＢ
Claims (1)
- ペースどうし接続された入力側及びＮ個の出力側トラン
ジスタを有するカレントミラー回路において、該入力側
トランジスタのコレクタに第１のトランジスタのエミッ
タを接続し、Ｎ個の出力側トランジスタのそれぞれのコ
レクタにＮ個のトランジスタのエミッタをそれぞれ接続
し、該第１並びに該Ｎ個のトランジスタのペースを第１
の接続点で接続すると共に該入力側トランジスタのベー
スと該Ｎ個の出力側トランジスタのベースとを第２の接
続点で接続し、該第１．第２の接続点と該第１のトラン
ジスタのコレクタとの間に該第１並びに該Ｎ個のトラン
ジスタのベース電流並びに該入力側と該Ｎ個の出力側ト
ランジスタのペース電流を流すマルチエミッタのトラン
ジスタを、該第２の接続点にはダイオードをはさ゛んで
、接続してなることを特徴とするカレントミラー回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57111352A JPS592412A (ja) | 1982-06-28 | 1982-06-28 | カレントミラ−回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57111352A JPS592412A (ja) | 1982-06-28 | 1982-06-28 | カレントミラ−回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS592412A true JPS592412A (ja) | 1984-01-09 |
| JPS634962B2 JPS634962B2 (ja) | 1988-02-01 |
Family
ID=14559014
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57111352A Granted JPS592412A (ja) | 1982-06-28 | 1982-06-28 | カレントミラ−回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS592412A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0928885A2 (de) | 1998-01-07 | 1999-07-14 | Scambia Industrial Developments Aktiengesellschaft | Abgasvorrichtung für einen Verbrennungsmotor sowie Verfahren zur Herstellung der Abgasvorrichtung |
| JP2011135198A (ja) * | 2009-12-22 | 2011-07-07 | Kyodo Denshi Engineering Co Ltd | 電流電圧変換合成出力装置 |
-
1982
- 1982-06-28 JP JP57111352A patent/JPS592412A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0928885A2 (de) | 1998-01-07 | 1999-07-14 | Scambia Industrial Developments Aktiengesellschaft | Abgasvorrichtung für einen Verbrennungsmotor sowie Verfahren zur Herstellung der Abgasvorrichtung |
| JP2011135198A (ja) * | 2009-12-22 | 2011-07-07 | Kyodo Denshi Engineering Co Ltd | 電流電圧変換合成出力装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS634962B2 (ja) | 1988-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0648449B2 (ja) | 高精度バンドギヤツプ電圧基準回路 | |
| JPH04266110A (ja) | バンドギャップ基準回路 | |
| KR900008752B1 (ko) | 전류미러회로 | |
| US4591804A (en) | Cascode current-source arrangement having dual current paths | |
| JPH04227104A (ja) | 増幅回路 | |
| JP2542605B2 (ja) | 電流ミラ−回路配置 | |
| JP3178716B2 (ja) | 最大値出力回路及び最小値出力回路並びに最大値最小値出力回路 | |
| US4573019A (en) | Current mirror circuit | |
| JPS634962B2 (ja) | ||
| JPH0851324A (ja) | バッファアンプ | |
| US6392489B1 (en) | Precise integrated current mirrors | |
| JPS6333726B2 (ja) | ||
| JP2609749B2 (ja) | 電流供給回路 | |
| JPH0636484B2 (ja) | 電流電圧変換回路 | |
| JPH03744Y2 (ja) | ||
| JPS6325769Y2 (ja) | ||
| JPS6037809A (ja) | 相補ｂ級シングルエンデイツドプツシユプル増幅回路 | |
| JP3547895B2 (ja) | 定電流発生回路 | |
| JPS6224973Y2 (ja) | ||
| JPH05343933A (ja) | 電圧電流変換回路 | |
| JP3052819B2 (ja) | 電圧電流変換回路 | |
| JPH07336161A (ja) | 差動増幅器 | |
| JPH07121256A (ja) | 電流ミラー回路 | |
| JPS6155805B2 (ja) | ||
| JPS62291210A (ja) | カレントミラ−回路 |