JPS5924544B2 - 集積回路用チップキャリアの製造法 - Google Patents

集積回路用チップキャリアの製造法

Info

Publication number
JPS5924544B2
JPS5924544B2 JP55039297A JP3929780A JPS5924544B2 JP S5924544 B2 JPS5924544 B2 JP S5924544B2 JP 55039297 A JP55039297 A JP 55039297A JP 3929780 A JP3929780 A JP 3929780A JP S5924544 B2 JPS5924544 B2 JP S5924544B2
Authority
JP
Japan
Prior art keywords
pattern
etching
chip carrier
chip
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP55039297A
Other languages
English (en)
Other versions
JPS56134742A (en
Inventor
圭司 稲葉
一博 松本
寛 坂田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP55039297A priority Critical patent/JPS5924544B2/ja
Publication of JPS56134742A publication Critical patent/JPS56134742A/ja
Publication of JPS5924544B2 publication Critical patent/JPS5924544B2/ja
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/453—Leadframes comprising flexible metallic tapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages

Landscapes

  • Wire Bonding (AREA)

Description

【発明の詳細な説明】 本発明は、集積回路例えば半導体集積回路を構成した半
導体ペレットの多数の電極よりそれぞれ外部にリードを
引き出すための、フィンガーリードに相当する微細回路
およびそのフィンガーリードより外部電極までの所望の
パターンのリードフレームの肉厚を自由に選択してポリ
イミドフィルム等のテープの上に一枚の導電金属板より
構成し、1回の位置合わせで同時に多点接合し、寸法安
定性、コストダウン、リード強度および一体化による接
続の信頼性を著しく向上させると共に、自動化による工
程確立、安定に大きく寄与することを目的とする集積回
路用チップキャリアの製造法に関するものである。
第1図、第2図に示すように、耐薬品性、耐熱性を有し
、適度な弾性とフレキシビリテイを持つ例えば125μ
程度のポリイミドフィルム1に13μ程度の耐熱接着剤
2を塗布し、この耐熱接着剤2の表面に保護フィルム3
を貼付けて構成した、カバーレイを所定のスリット幅4
(一般的には35m7FI巾)に構成し、その後第3図
に示すように連続送り工程のガイドとなり、また、位置
合わせの基本となるスプロケット孔5、および半導体集
積回路チップ(以下ICチップと称する)を連続固定さ
せるためのデバイス孔6を化学的、機械的処理等の公知
の方法で形成し、さらにこの上に第4図に示すようにキ
ャリアテープ幅よりやや狭い幅(例えば21wml)の
銅箔(一般的には35μ厚)1を中央部に連続的に例え
ばロールプレス法などで貼り合わせる。
この際、防塵やBステージ形接着剤保護としてあらかじ
め耐熱接着剤2の上に施した保護フイルム3を銅箔7の
貼り合わせ前に除去する方法をとつて(・る。チツプキ
ヤリア法の最大の長所である連続送り工程において、自
動的にスプロケツト孔5の精度によつて1回で位置合わ
せをするための基本をなす、いわゆるスプロケツト孔5
の穿孔は、現在機械的処理が主流を占めているが、この
機械的処理における問題は第1図、第2図で明らかなよ
うにポリイミドフイルム1/耐熱性接着剤2/保護フイ
ルム3のような3層複合フイルムを形成しているため、
おのおのその粘弾性係数が異なり、穿孔に際しては複雑
な挙動を示すということである。
次に、第5図、第6図、第7図に示す所望の精密銅回路
パターンを、ホトレジスト技術、エツチング技術を用い
て形成する。この方式では第7図に示すようにデバイス
孔6内にフインガ一状のりード8を突出させるのが特徴
で、これによりICチツプ9をフエイスアツプで位置合
せしてボンデイングしている。銅箔7の厚みは35ミク
ロン(1オンス)が一般的であり、フインガーリード8
の先端部分では幅50ミクロンの設計もあり、仮に20
0ミクロンの線幅としても、小さな外力で変形しやすく
、曲げ、ひねりなどが生じやすい。また、工程としてレ
ジスト塗布、現像、エツチング、レジスト剥離、さらに
メツキ、ボンデイング等いろいろな条件下の作業を通過
し、また水洗、乾燥も頻繁に繰り返される。そのために
、ポリイミドフイルム1のキヤリアテープには温度、湿
度また諸工程の移動における張力等に対する寸法安定性
、特にスプロケツト孔5の寸法変化が問題になつてくる
。ICチツプ9をフインガーリード8にボンデイングす
るいわゆる、インナーリードボンデイングした後、実際
上の外部端子いわゆる、リードフレームとの接続、アウ
ターリードボンデイング工程へと移る。一般的にはチツ
プ9のアウターボンデイングには熱圧着法やハンダ溶接
法が用いられる。このアウターリードボンデイングもI
Cチツプ9の切離しからボンデイングまでテーブのスプ
ロケツト孔5を利用して送りや位置合わせが行われてい
る。このようにリードフレームは機械的強度を保持する
関係上ある程度の厚み(例えば250μ)が必要であり
、一方直接1Cチツプ9をボンデイングするフインガー
リード8は、エツチングにより構成する関係上、横方向
にエツチングが進行するサイドエツチングよりして、先
端部のピツチをより小さく構成するためには銅箔の厚み
が薄いことが要求され、この相反する条件を満たし、か
つ、一定厚の一枚の銅箔より構成するためには、フイン
ガーリード8のピツチに大きな制約が生じてくるため、
小さいピツチによる精密パターンの構成には、どうして
もリードフレームとフインガーリードとの機械的な接続
は避けられないものであつた。
本発明は、上記のような従来の欠点を除去し、かつ各工
程において厳しい寸法精度を確保しうる集積回路用チツ
プキヤリアの製造法に関するものである。
以下、本発明によるチツプキヤリアの一実施例を先ず図
面第8図、第9図により説明する。
本発明による電極リード10は、直接、ICチツプ11
とデイツプされるフインガーリード12と、リードフレ
ーム13が一体になつたものであり、またキヤリアの送
りや位置合わせを行なうスプロケツト孔14もリードフ
レーム13に形成されており、かつこのリードフレーム
13のデバイス孔に突出したフインガーリード12は肉
厚が薄く35ミクロンで構成し、また、リードフレーム
13の機械的強度を要求される部分は250ミクロンに
構成されている。そして、この一枚の250ミクロン厚
の銅板より形成した電極リード10には、デバイス孔お
よびリードフレーム13の外部端子になる部分、つまり
集積回路をパツケージングした場合にモールドされない
リード部分およびスプロケツト孔14部分を除いてポリ
イミドフイルム15が接着されている。第8図、第9図
の16は、上記銅箔の厚みが変わる段差部を示している
。上記した本発明によるチツプキヤリアは以下述べる製
造方法によつて構成するものである。
以下これをその工程順に第10図〜第16図について述
べる。なお第16図における工程断面図は、第11図の
X−X/線と対応した位置において切断して示した一部
の拡大断面図である。先ず、第10図に示すように一枚
の金属板ロール、すなわち、最終的に外部リード端子と
なるべき例えば250ミクロンの銅板17を所望のチツ
プキヤリア幅例えば35mの幅で用意する。
その後、第11図に示すような所望のリードパターンお
よび同時にスプロケツト孔14を構成するネガパターン
のエツチングレジスト18を公知の方法により形成し、
その後、エツチングレジストを施した面より第1エツチ
ングを行ない、第12図のように一枚の銅板17より所
望のパターンを浮き上がらせるように構成する。このエ
ツチングは最終製品において肉厚を薄くしたいと所望し
たい厚み分、例えば、デバイス孔に突出してICチツプ
11とするボンデイングするフインガーリード12の厚
み分35ミクロンの深さだけエツチングを行なう。
その後、第13図に示すようにポリイミドフイルム15
に耐熱接着剤を塗布し、さらに、保護フイルムを施した
いわゆるカバーレイに予めスプロケツト孔14、デバイ
ス孔19およびリードフレーム13における最終製品と
してパツケージングした後に露出する外部端子用孔20
を設けておき、このカバーレイを第1エツチングした銅
板17上に保護フイルムを除去後、位置合わせして連続
的に接着する。
このポリイミドフイルム15のカバーレイにおける穿孔
精度は、工程上明らかなように特に厳しい精度は必要と
しない。
つまり、このチツプキヤリアのスプロケツト孔14は銅
板17のリードフレーム13との同時エツチングにより
構成されポリイミドフイルム15はいわゆるリードフレ
ーム13の保持、固定等の役割りが主でありチツプキヤ
リアの位置合わせには寄与していない。そのため、むし
ろポリイミドフイルム15のカバーレイのスプロケツト
孔14は銅板17により形成した本来のスプロケツト孔
14にはみ出さないよう、充分大きな孔を形成してもよ
いわけである。
次に第14図に示すように、厚みを必要とするパターン
のみのエツチングレジストパターン21を上記銅板17
の表出面側に形成し、その後、レジスト形成側より第2
エツチングを行ない、第12図で形成した第1エツチン
グパターンが第15図に示すように現われるまでエツチ
ングしていく。
つまり、この場合250−35:215μのエツチング
をすることになる。この場合215μものエツチングを
エツチングレジスト21を介して一方向からのみ行つて
いるため、横方向からのエツチング、いわゆるサイドエ
ツチングの影響を考慮しなければならないとともに、微
細パターンは肉厚を薄くすることにより構成する。第1
6図A−Gは上記工程の断面を順番に示したものである
。以上のように本発明による集積回路用チツプキヤリア
の製造法によれば、フインガーリードおよびリードフレ
ームが同時に一枚の銅板より構成され、かつ同時にスプ
ロケツト孔も同様にエツチングにより形成されるために
、フインガーリードとフインガーフレームのアウターボ
ンデイング等の工程/)稍1減されるとともに、スプロ
ケツト孔とパターンとの位置精度は確実なものになり、
従来法による位置合わせは不用になり、かつポリイミド
カバーレイのスプロケツト孔の精度についても要求され
ないため、工程管理、工数の大幅な削減になりうる。
また、エツチングによりリードパターンの肉厚を自由に
選択できるため、機械的保持が必要な部分は厚くでき、
そのため思いきつた薄肉の微細パターンの形成ができる
。
これは微細パターンの実際にデバイス孔に突出してチツ
プとボンデイングするフインガーリードパターン以外は
ポリイミドで保持固定されているとどもに、肉厚の厚い
リード部が充分機械的強度を保つているためである。さ
らに、第16図Gのようにチツプ11をインナーボンデ
イングした後、そのボンデイング側からも上述と同様の
接着剤付きポリイミドフイルム22を所望部分以外は穿
孔して、このキヤリアに接着して、いわゆる銅箔パター
ンを接着剤付ポリイミドフイルムでサンドイツチする構
造をとることによりチツプの完全な保護になると同時に
、その後のパツケージング工程においても非常に利点が
多くなる。この際、チツプボンデイング後チツプを包み
こむようにポリイミドフイルムを接着するよう構成する
ため、もちろんデバイス孔の穿孔は不用となる。
【図面の簡単な説明】
第1図は従来の集積回路用チツプキヤリアの製造法にお
けるキヤリアフイルムの素材の斜視図、第2図は同断面
図、第3図は同フイルムに加工を施した状態の上面図、
第4図は同フイルムに銅箔を貼付けた状態の上面図、第
5図は銅箔を加工した伏態の上面図、第6図は同A−A
′断面図、第7図は同従来の方法で得たチツプキヤリア
の使用例を示す上面図、第8図は本発明の集積回路用チ
ツプキヤリアの製造法により得たチツプキヤリアの使用
例を示す上面図、第9図は同第8図のA−A/断面図、
第10図〜第15図は同製造法の一実施例による各工程
の斜視図、第16図A−Gは同断面図である。 10・・・・・・電極リード、11・・・・・・Cチツ
プ、12・・・・・・フインガーリード、13・・・・
・・リードフレーム、14・・・・・・スプロケツト孔
、15・・・・・・フイルム、17・・・・・・銅板、
18・・・・・・エツチングレジスト、19・・・・・
・デバイス孔、20・・・・・・外部端子用孔、21・
・・・・・エツチングレジスト。

Claims (1)

  1. 【特許請求の範囲】 1 集積回路用チップと接続すべく所望リードパターン
    を、一枚の導電金属板の一方から一定厚エッチングする
    ことにより浮き上がるように加工し、その後予め所定の
    位置に透孔や切り欠きを設けておいた絶縁フィルムを導
    電金属板のパターン形成側に接着し、その後導電金属板
    の他方の面に、前記絶縁フィルム接着側に形成した所望
    パターンに対応すべく、かつそのパターンのうち肉厚を
    必要とする部分のみにエッチングレジストを施こして、
    このエッチングレジスト側からのみエッチングを行い、
    所望リードパターンが完全に独立して形成される深さま
    で行い、所望パターンを得ることを特徴とした集積回路
    用チップキャリアの製造法。 2 所望リードパターンとして完成品としての集積回路
    の外部接続端子部をも同時に一枚の導電金属板のエッチ
    ングにより構成することを特徴とした特許請求の範囲第
    1項記載の集積回路用チップキャリアの製造法。 3 チップキャリアの位置決めおよび一定間隔の送り用
    ガイド孔を同時に一枚の導電金属板のエッチングにより
    構成することを特徴とした特許請求の範囲第1項記載の
    集積回路用チップキャリアの製造法。
JP55039297A 1980-03-26 1980-03-26 集積回路用チップキャリアの製造法 Expired JPS5924544B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP55039297A JPS5924544B2 (ja) 1980-03-26 1980-03-26 集積回路用チップキャリアの製造法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP55039297A JPS5924544B2 (ja) 1980-03-26 1980-03-26 集積回路用チップキャリアの製造法

Publications (2)

Publication Number Publication Date
JPS56134742A JPS56134742A (en) 1981-10-21
JPS5924544B2 true JPS5924544B2 (ja) 1984-06-09

Family

ID=12549197

Family Applications (1)

Application Number Title Priority Date Filing Date
JP55039297A Expired JPS5924544B2 (ja) 1980-03-26 1980-03-26 集積回路用チップキャリアの製造法

Country Status (1)

Country Link
JP (1) JPS5924544B2 (ja)

Also Published As

Publication number Publication date
JPS56134742A (en) 1981-10-21

Similar Documents

Publication Publication Date Title
US4209355A (en) Manufacture of bumped composite tape for automatic gang bonding of semiconductor devices
EP0232108B1 (en) Process for manufacturing bumped tape for tape automated bonding and the product produced thereby.
JPS5826828B2 (ja) テ−プキヤリアの製造方法
JPH0536756A (ja) 半導体装置用テープキヤリア及びその製造方法
JPH02162746A (ja) 高密度集積回路の支持体とその製造方法
JPH10116861A (ja) キャリアテープ、及びキャリアテープ製造方法
JPS63160393A (ja) 回路基板の製造方法
JPH01173694A (ja) 両面スルホールフィルムキャリアの製造方法
JP2727870B2 (ja) フィルムキャリアテープ及びその製造方法
JP2661280B2 (ja) テープキャリヤの構造
JP3932689B2 (ja) Tab用フィルムキャリアテープ
JPS6035527A (ja) 半導体装置の製造法およびそれに用いるテ−プ
JPS62291125A (ja) 回路基板製造方法
JP3090061B2 (ja) Tab用テープキャリア
JP3818253B2 (ja) 半導体装置用テープキャリアの製造方法
JP4137295B2 (ja) Csp用テープキャリアの製造方法
JPH04263446A (ja) Tab用テープキャリア
JPH02122532A (ja) テープキャリア
JP2731292B2 (ja) 搬送テープ及びその製造方法
JP2867547B2 (ja) 導電突起の形成方法
JPH0152916B2 (ja)
JPS60124832A (ja) 半導体装置の製造方法
JP2003282649A (ja) テープキャリアおよびその製造方法、テープキャリアへの電子部品の実装方法、ならびにテープキャリアパッケージの製造方法
JPS5823747B2 (ja) Icヨウフイルムキヤリヤ−ノ セイゾウホウホウ
JPS5953700B2 (ja) 実装方法