JPH09149043A - 競合多重装置 - Google Patents

競合多重装置

Info

Publication number
JPH09149043A
JPH09149043A JP30584295A JP30584295A JPH09149043A JP H09149043 A JPH09149043 A JP H09149043A JP 30584295 A JP30584295 A JP 30584295A JP 30584295 A JP30584295 A JP 30584295A JP H09149043 A JPH09149043 A JP H09149043A
Authority
JP
Japan
Prior art keywords
data
transmission
transmission request
fixed length
address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP30584295A
Other languages
English (en)
Inventor
Koichi Kihara
弘一 木原
Shigeo Obara
成朗 小原
Kenichi Uchino
健一 内野
Tsutomu Kobayashi
務 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP30584295A priority Critical patent/JPH09149043A/ja
Publication of JPH09149043A publication Critical patent/JPH09149043A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Time-Division Multiplex Systems (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

(57)【要約】 【課題】 送出要求を発生してから実際に送出されるま
での待合せ時間を短縮することができるようにする。 【解決手段】 各バッファ部10(n)は、対応する端
末T(n)から送信されてきた固定長データ17(n)
を保持し、スケジューラ12により予約された送出時刻
に従って送出する。また、各バッファ部10(n)は、
1個以上の固定長データ17(n)を保持すると、送出
要求信号14(n)をアクティブ状態に設定する。エン
コーダ11は、複数の信号14(n)が同時にアクティ
ブ状態に設定されると、所定の優先順位に従って、1つ
を選択し、1つの信号14(n)がアクティブ状態に設
定されると、これを選択する。スケジューラ32は、信
号14(n)が選択されるたびに、これに対応するバッ
ファ部10(n)の送出時刻を予約する。この予約は、
固定長データ17(n)の送出間隔が許容最小データ送
出間隔T0(n)より小さくなることがないようにして
行われる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、複数のデータ発
生源から非同期で出力される複数のデータを互いに重な
ることがないように1つの多重伝送路に送出する競合多
重装置に関する。
【0002】
【従来の技術】近年、通信システムの開発が盛んに行わ
れている。この通信システムの中に、主となる1つの通
信装置に従となる複数の通信装置を接続して、通信を行
う多対1通信システムである。この多対1通信システム
の代表的な例として、ホストコンピュータに複数の端末
を接続する通信システムがある。
【0003】このような通信システムにおいては、各端
末から送信されてきた通信データは、通常、多重された
後、ホストコンピュータの処理装置に供給される。した
がって、各端末から通信データが互いに非同期で送出さ
れる場合には、各端末から送信されてきた通信データの
競合による衝突を防止するための競合多重装置が必要に
なる。
【0004】通信データが固定長データである場合、こ
の衝突を防止するための競合多重装置としては、従来、
優先順位方式と固定スケジューリング方式の競合多重装
置が考えられている。
【0005】ここで、優先順位方式の競合多重装置と
は、各端末ごとに、対応する端末から送信されてきた固
定長データを一時的に保持するバッファ部を設け、複数
のバッファ部で固定長データの送出要求が同時に発生し
た場合、これらの送出要求の中から、所定の優先順位に
従って、1つの送出要求を選択し、選択された送出要求
を発生したバッファ部から固定長データを送出する装置
である。
【0006】また、固定スケジューリング方式の競合多
重装置とは、各端末ごとに、対応する端末から送信され
てきた固定長データを一時的に保持するバッファ部を設
け、各バッファ部に保持されている固定長データを、予
め定めたスケジュールに従って送出する装置である。
【0007】優先順位方式の競合多重装置によれば、複
数のバッファ部で送出要求が同時に発生した場合でも、
所定の優先順位に従って、これらの中から1つの送出要
求を選択することができるので、複数の固定長データが
競合した場合でも、これらの衝突を防止することができ
る。
【0008】また、固定スケジューリング方式の競合多
重装置によれば、各バッファ部に保持されている固定長
データは、予め定めたスケジュールに従って送出される
ので、複数の固定長データが競合した場合でも、これら
の衝突を防止することができる。
【0009】
【発明が解決しようとする課題】しかしながら、優先順
位方式の競合多重装置においては、競合が発生するたび
に、所定の優先順位に従って、勝者を決定するようにな
っているため、各端末から送信される情報量の統計的性
質(ある単位時間内に発生する固定長データ数の平均
値、最大値、または、分散)が各端末ごとに大きく異な
る場合、情報量の多い端末の優先順位が低いと、この端
末から送信される固定長データの待合せ時間が長くな
り、この固定長データの遅延ゆらぎが大きくなるという
問題があった。
【0010】これにより、この競合多重装置を、固定長
データとして、音声と、画像と、データ等を扱うマルチ
メディア通信システムの競合多重装置に適用すると、音
声や画像を正常に再生することができなくなるおそれが
あった。
【0011】すなわち、音声や画像を伝送する場合は、
通信システム内で発生する遅延ゆらぎが伝送品質に大き
な影響を与え、この遅延ゆらぎが許容範囲を越えると、
受信側で、音声や画像を正常に再生することができなく
なる。したがって、音声や画像を伝送する場合は、遅延
ゆらぎを小さくする必要がある。
【0012】しかし、音声や画像は、通常、情報量が多
い。したがって、優先順位方式の競合多重装置を、マル
チメディア通信システムの競合多重装置に適用すると、
音声や画像の優先順位が低い場合、その待合せ時間が長
くなり、遅延ゆらぎが大きくなってしまう。その結果、
この場合は、音声や画像を正常に再生することができな
くなるおそれがあるわけである。
【0013】また、固定スケジューリング方式の競合多
重装置においては、固定長データの送出要求の発生時刻
に関係なく、予め定めたスケジュールに従って、固定長
データを送出するようになっているため、固定長データ
の送出要求の発生時刻によっては、固定長データの待合
せ時間が長くなり、遅延ゆらぎが大きくなるという問題
があった。
【0014】
【課題を解決するための手段】上記課題を解決するため
に、この発明は、各データ発生源ごとに設けられ、対応
するデータ発生源から出力される固定長データを保持す
る複数のデータ保持手段と、各データ保持手段ごとに、
このデータ保持手段に予め定めた数の固定長データが保
持されると、この固定長データの送出要求を出力する送
出要求出力手段と、この送出要求出力手段から複数の送
出要求が同時に出力されると、この複数の送出要求の中
から、所定の優先順位に従って、1つの送出要求を選択
し、1つの送出要求が出力されると、これを選択する送
出要求選択手段と、この送出要求選択手段により選択さ
れた送出要求を発生したデータ保持手段のデータ送出時
刻を、このデータ保持手段に定められた許容最小データ
送出間隔を満たすように予約する送出時刻予約手段と、
この送出時刻予約手段により予約されたデータ送出時刻
に基づいて、複数のデータ保持手段に保持されている固
定長データを多重伝送路に送出するデータ送出手段とを
設け、送出要求出力手段から複数の送出要求が同時に出
力された場合は、この複数の送出要求の中から、所定の
優先順位に従って、1つの送出要求を選択し、1つの送
出要求が出力された場合は、これを選択し、選択された
送出要求を発生したデータ保持手段のデータ送出時刻
を、このデータ保持手段に定められた許容最小データ送
出時間間隔を満たすように予約し、予約されたデータ送
出時刻に基づいて、複数のデータ保持手段に保持されて
いる固定長データを多重伝送路に送出するようにしたも
のである。
【0015】
【発明の実施の形態】以下、図面を参照しながら、この
発明の実施の形態を詳細に説明する。
【0016】[一実施の形態] [一実施の形態の全体的な構成]図1は、この発明の一
実施の形態の構成を示すブロック図である。なお、以下
の説明では、この発明を、(N+1)個の端末T(0)
〜T(N)が接続されているホストコンピュータにおい
て、各端末T(n)(n=0,1,…,N)から互いに
非同期に送信されてくる固定長データを互いに重なるこ
とがないように1つ多重バスに送出する競合多重装置に
適用した場合を代表として説明する。
【0017】図示の競合多重装置は、(N+1)個のバ
ッファ部10(0)〜10(N)と、サイクリックプラ
イオリティエンコーダ11と、ダイナミックスケジュー
ラ12を有する。
【0018】ここで、各バッファ部10(n)は、対応
する端末T(n)から送信されてきた固定長データ17
(n)を保持する機能を有する。また、各バッファ部1
0(n)は後述するスケジューラ12により予約された
送出時刻に従って、保持データを多重バス13に送出す
る機能を有する。さらに、各バッファ部10(n)は、
例えば、1個以上の固定長データ17(n)を保持する
と、送出要求信号14(n)をアクティブ状態に設定す
る機能を有する。
【0019】エンコーダ11は、複数の送出要求信号1
4(n)が同時にアクティブ状態に設定されると、所定
の優先順位に従って、この複数の送出要求信号14
(n)の中から1つの送出要求信号14(n)を選択
し、1つの送出要求信号14(n)がアクティブ状態に
設定されると、この送出要求信号14(n)を選択する
機能を有する。また、このエンコーダ11は上記優先順
位を所定の周期で巡回的に変更する機能を有する。
【0020】スケジューラ32は、エンコーダ31によ
り送出要求信号14(n)が選択されるたびに、この送
出要求信号14(n)をアクティブ状態に設定したバッ
ファ部10(n)に保持されている固定長データを送出
する時刻を予約する機能を有する。この予約は、このバ
ッファ部10(n)から固定長データを送出する際の送
出間隔が許容最小データ送出間隔T0(n)より小さく
なることがないようにして行われる。
【0021】ここで、許容最小データ間隔T0(n)と
は、各バッファ部10(n)から複数の固定長データを
連続的に送出する場合に許容可能な最小データ送出間隔
をいう。この許容最小データ送出間隔T0(n)は、各
バッファ部10(n)ごとに定められる。
【0022】[動作]上記構成において、動作を説明す
る。
【0023】各端末T(n)から互いに非同期で送出さ
れた固定長データ17(n)は、対応するバッファ部1
0(n)に供給される。バッファ部10(n)に供給さ
れた固定長データ17(n)は、このバッファ部10
(n)によって、その内部メモリ(以下「バッファメモ
リ」という)に書き込まれる。
【0024】このバッファメモリに1個以上の固定長デ
ータ17(n)が蓄積されると、バッファ部10(n)
によって、送出要求信号14(n)がアクティブ状態に
設定される。これにより、バッファ部10(n)のバッ
ファメモリに、多重バス13に送出すべき固定長データ
17(n)が存在することがエンコーダ11に通知され
る。
【0025】アクティブ状態に設定された送出要求信号
14(n)は、エンコーダ11によって選択される。こ
の場合、複数の送出要求信号14(n)が同時にアクテ
ィ部状態に設定された場合は、所定の優先順位に従っ
て、アクティブ状態に設定された送出要求信号14
(n)の中から、1つの送出要求信号14(n)が選択
される。これに対し、1つの送出要求信号14(n)の
みがアクティブ状態に設定された場合は、この送出要求
信号14(n)が選択される。
【0026】なお、上記優先順位は、所定の周期で巡回
的に変更される。これは、公正な競合多重を維持するた
めである。
【0027】送出要求信号14(n)が選択されると、
選択された送出要求信号14(n)を示す情報がスケジ
ューラ32に供給される。これにより、選択された送出
要求信号14(n)をアクティブ状態に設定したバッフ
ァ部10(n)に保持されている固定長データの送出時
刻を予約する処理が実行される。この処理は、このバッ
ファ部10(n)のデータ送出間隔がこのバッファ部1
0(n)に定められた許容最小データ送出間隔T0
(n)より小さくなることがないように実行される。
【0028】これにより、固定長データ17(n)の送
出時刻は、送出要求の発生順ではなく、この発生順序
と、許容最小データ送出間隔T0(n)と、空き時間
(予約可能時間)の有無に従って定められる。
【0029】予約された送出時刻を示すデータは、スケ
ジューラ12によって、所定の周期で、順次読み出され
る。この読出し出力は、送出許可信号16としてバッフ
ァ部10(0)〜10(N)を供給される。これによ
り、読み出された送出時刻に従って、各バッファ部10
(n)に保持されている固定長データ17(n)が多重
バス13に送出される。
【0030】[エンコーダ11の構成]図2は、エンコ
ーダ11の具体的構成の一例を示す回路図である。
【0031】図示のエンコーダ11は、選択部111
と、エンコーダ112と、カウンタ113と、デコーダ
114を有する。
【0032】ここで、選択部111は、複数の送出要求
信号14(n)が同時にアクティブ状態に設定される
と、所定の優先順位に従って、1つの送出要求信号14
(n)を選択し、1つの送出要求信号14(n)のみが
アクティブ状態に設定されると、この送出要求信号14
(n)を選択する機能を有する。
【0033】エンコーダ112は、この選択部111に
より選択された送出要求信号14(n)をデコードして
バッファ識別子B(n)を生成し、このバッファ識別子
B(n)を含むバッファ識別子信号15を出力する機能
を有する。なお、このバッファ識別子信号15には、バ
ッファ識別子B(n)の他に、これが有効か否かを示す
1ビットのフラグが挿入される。
【0034】カウンタ113とデコーダ114は、優先
順位を示す信号を発生する機能と、この優先順位を所定
の周期で巡回的に変更する機能を有する。ここで、カウ
ンタ113は、クロック信号CK1をカウントすること
により巡回的にカウントアップする機能を有する。ま
た、デコーダ114は、カウンタ113のカウント出力
をデコードして、(N+1)個の優先順位信号18
(0)〜18(N)を生成する機能を有する。
【0035】各優先順位信号18(n)は、互いに重な
ることなく、かつ、クロック信号CK1の周期に相当す
る時間だけ、周期的にアクティブ状態に設定される。ま
た、1つの優先順位信号18(n)がアクティブ状態に
設定されると、1つの優先順位が指定される。いま、優
先順位信号18(0)〜18(N)により指定される優
先順位をそれぞれP(0)〜P(N)とすると、これら
は、例えば、次のように表される。
【0036】 P(0):14(0)→14(1)→…→14(N) P(1):14(1)→14(2)→…→14(0) ・ ・ ・ P(N):14(N)→14(0)→…→14(N−1) 但し、優先順位は、矢印方向に向かうほど低くなる。
【0037】なお、選択部111は、各送出要求信号1
4(n)ごとに設けられた(N+1)個の論理回路11
1(0)〜111(N)を有する。各論理回路111
(n)は、2入力アンド回路a1(n),a3(n)
と、インバータ回路a2(n)と、2入力オア回路a4
(n)を有する。
【0038】[エンコーダ11の動作]上記構成におい
て、動作を説明する。まず、送出要求信号14(n)の
選択動作を説明する。
【0039】(N+1)個の送出要求信号14(0)〜
14(N)は、選択部111に供給される。選択部11
1は、設定中の優先順位P(n)に従って、アクティブ
状態に設定されている送出要求信号14(n)の中から
1つの送出要求信号14(n)を選択する。
【0040】これを具体例を使って説明する。まず、送
出要求信号14(0)〜14(N)がアクティブ状態に
設定され、かつ、優先順位P(0)が設定されている場
合について説明する。この場合、送出要求信号14
(0)の優先度が最も高い。したがって、この場合は、
送出要求信号14(0)が選択される。
【0041】次に、送出要求信号14(1)〜14
(N)がアクティブ状態に設定され、かつ、優先順位P
(0)が設定されている場合について説明する。この場
合、送出要求信号14(0)の優先度が最も高い。しか
し、この場合、この送出要求信号14(0)はインアク
ティブ状態に設定されている。したがって、この場合
は、次に優先度が高い送出要求信号14(1)が選択さ
れる。
【0042】以上から、優先順位P(0)が設定されて
いる場合、送出要求信号14(0)がインアクティブ状
態に設定されている場合は、優先権は、送出要求信号1
4(0)から送出要求信号14(1)に譲渡されること
なる。
【0043】選択部111で選択された送出要求信号1
4(n)は、エンコーダ112に供給される。エンコー
ダ112に供給された送出要求信号14(n)は、この
送出要求信号14(n)をアクティブ状態に設定したバ
ッファ部10(n)の識別子B(n)に変換される。こ
の変換が終了すると、この識別子B(n)とこれが有効
か否かを示す1ビットのフラグを含むバッファ識別子信
号15が生成される。
【0044】ここで、このバッファ識別子信号15に含
まれるフラグは、送出要求信号14(0)〜14(N)
の少なくとも1つがアクティブ状態に設定されている場
合は、”1”に設定される。これに対し、すべてがイン
アクティブ状態に設定されている場合は、”0”に設定
される。
【0045】この場合、フラグが”1”であれば、バッ
ファ識別子が有効であることを示され、”0”であれ
ば、無効であることが示される。言い換えれば、フラグ
が”1”の場合は、バッファ識別子は本来のB(n)で
表され、”0”の場合は、B(n)以外の値で示され
る。
【0046】以上が、送出要求信号14(n)の選択動
作である。次に、優先順位の変更動作を説明する。
【0047】カウンタ113は、クロック信号CK1を
カウントすることにより、0から1ずつカウントアップ
する。このカウント出力は、デコーダ114に供給され
る。デコーダ114は、カウンタ113のカウント出力
に基づいて、優先順位信号18(0)〜18(N)を順
次1つずつアクティブ状態に設定する。
【0048】この場合、カウンタ113のカウント出力
が”0”であれば、例えば、優先順位信号18(0)が
アクティブ状態に設定され、”1”であれば、優先順位
信号18(1)がアクティブ状態に設定される。以下、
同様に、カウント出力が”N”であれば、優先順位信号
18(N)がアクティブ状態に設定される。これによ
り、優先順位はカウンタ113のカウント動作に同期し
て、順次変更される。
【0049】以上が、優先順位の変更動作である。次
に、選択部111の内部動作について、具体例を使って
説明する。なお、以下の説明では、信号のアクティブレ
ベルは、すべて”1”であるとする。
【0050】まず、送出要求信号14(0)〜14
(N)と優先順位信号18(0)がアクティブ状態に設
定されている場合について説明する。この場合、論理回
路111(0)の2入力アンド回路a1(0)の出力信
号は”1”となる。これにより、インバータ回路2a
(0)の出力信号は”0”となる。その結果、他の論理
回路111(1)〜111(N)の2入力アンド回路a
1(1)〜a1(N)の出力信号が、すべて”0”とな
る。これにより、この場合は、送出要求信号14(0)
が選択されることになる。
【0051】次に、送出要求信号14(1)〜14
(N)と優先順位信号18(0)がアクティブ状態に設
定され、送出要求信号14(0)がインアクティブ状態
に設定されている場合について説明する。この場合、論
理回路111(0)の2入力アンド回路a1(0)の出
力信号は”0”となる。これにより、インバータ回路2
a(0)の出力信号は”1”となる。
【0052】その結果、論理回路111(1)の2入力
オア回路4a(1)の出力信号が”1”となる。これに
より、2入力アンド回路a1(1)の出力信号は”1”
となる。その結果、インバータ回路2a(1)の出力信
号は”0”となる。これにより、他の論理回路111
(2)〜111(N),111(0)の2入力アンド回
路a1(2)〜a1(N),a1(0)の出力信号が、
すべて”0”となる。その結果、この場合は、送出要求
信号14(1)が選択されることになる。
【0053】以上から、優先順位信号18(0)がアク
ティブ状態に設定されている場合、送出要求信号14
(0)がインアクティブ状態にあれば、優先権は、送出
要求信号14(0)から送出要求信号14(1)に譲渡
されることなる。
【0054】以下、同様に、送出要求信号14(0)〜
14(N)のいずれか1つ以上がアクティブ状態に設定
されると、2入力アンド回路1a(0)〜1a(N)の
出力信号のいずれか1つがアクティブ状態に設定され
る。
【0055】これに対し、送出要求信号14(0)〜1
4(N)のすべてがインアクティブ状態に設定されてい
る場合は、2入力アンド回路1a(0)〜1a(N)の
出力信号のすべてがインアクティブ状態に設定される。
【0056】[スケジューラ12の構成]図3は、スケ
ジューラ12の具体的な構成の一例を示すブロック図で
ある。
【0057】図示のスケジューラ12は、スケジュール
メモリ部121と、カウンタ122と、管理メモリ部1
23と、予約検索スタートアドレス決定部124と、予
約アドレス決定部125と、タイミング発生部126を
有する。
【0058】ここで、スケジュールメモリ部121は、
例えば、ランダムアクセスメモリで構成されたスケジュ
ールメモリを有する。固定長データ17(n)の送出時
刻の予約は、バッファ識別子信号15から抽出されたバ
ッファ識別子B(n)をこのスケジュールメモリに書き
込むことにより行われる。
【0059】図4は、スケジュールメモリの一例を示す
図である。図示のごとく、スケジュールメモリは、複数
の領域b(0),b(1),…を有する。各領域b
(m)(m=0,1,2,…)には、バッファ識別子信
号15に含まれるバッファ識別子B(n)が書き込まれ
る。また、各領域b(m)には、1つずつアドレスA
(m)が付与されている。
【0060】スケジュールメモリ部121は、スケジュ
ールメモリに書き込まれたバッファ識別子B(n)を所
定の周期TSで順次1つずつ読み出す機能を有する。こ
の読出し出力は、送出許可信号16として、バッファ部
10(0)〜10(N)に供給される。ここで、周期T
Sは、多重バス13を1つの固定長データ17(n)が
占有する時間に相当する。
【0061】また、スケジュールメモリ部121は、ス
ケジュールメモリに、バッファ識別子信号15に含まれ
るバッファ識別子B(n)を書き込む機能を有する。こ
れにより、バッファ部10(n)のバッファメモリに保
持されている固定長データ17(n)の送出時刻が予約
されることになる。なお、この書込みは、詳細は後述す
るが、上述した許容最小データ送出間隔T0(n)に基
づいて行われる。
【0062】カウンタ122は、周期TSのクロック信
号CK2をカウントすることにより、スケジュールメモ
リからバッファ識別子B(n)を読み出す際の読出しア
ドレスを生成する機能を有する。
【0063】管理メモリ部123は、例えば、ランダム
アクセスメモリで構成された管理メモリを有する。この
管理メモリには、各バッファ部10(n)ごとに、予約
アドレス決定データが格納されている。ここで、予約ア
ドレス決定データとは、バッファ部10(n)のバッフ
ァ識別子B(n)をスクジュールメモリに書き込む際の
予約アドレスを決定するのに必要なデータである。
【0064】図5に、管理メモリの構成を示す。図示の
ごとく、管理メモリは(N+1)個の領域を有するc
(0)〜c(N)。各領域c(n)は、バッファ部10
(n)に対応する。各領域c(n)には、1つずつアド
レスが付与されている。各アドレスは、バッファ識別子
B(n)により表される。
【0065】各領域c(n)には、対応するバッファ部
10(n)の予約アドレス決定データが格納されてい
る。このアドレス決定データは、許容最小データ送出間
隔T0(n)を示すデータと、前回データ送出時刻TR
-1(n)を示すデータと、前回データ送出時刻TR
-1(n)が有効であるか否かを示すフラグF(n)を有
する。
【0066】ここで、前回データ送出時刻TR-1(n)
とは、前回の固定長データ17(n)の送出要求に従っ
て、スケジューメモリ部121で予約された固定長デー
タ17(n)の送出時刻である。この前回データ送出時
刻TR-1(n)は、次の固定長データ17(n)の送出
要求が発生した時点で、この前回データ送出時刻TR-1
(n)がすでに経過していなければ、有効とされ、経過
していれば、無効とされる。
【0067】管理メモリ部123は、バッファ識別子信
号15に含まれるバッファ識別子B(n)に対応するア
ドレスから予約アドレス決定データを読み出す機能を有
する。
【0068】また、この管理メモリ部123は、後述す
る予約アドレス決定部125で、バッファ識別子B
(n)の予約アドレスが決定されると、これを管理メモ
リの対応するアドレスに、前回データ送出時刻TR
-1(n)として登録するとともに、この送出時刻TR-1
(n)が有効であることを示すフラグF(n)を設定す
る機能を有する。
【0069】さらに、この管理メモリ部123は、この
送出時刻TR-1(n)が有効であることを示すフラグF
(n)を設定した後、カウンタ122により生成される
スケジュールメモリの読出しアドレスを監視し、この読
出しアドレスが上記予約アドレスを越えると、前回デー
タ送出時刻TR-1(n)が無効であることを示すフラグ
F(n)を設定する機能を有する。
【0070】予約検索スタートアドレス決定部124
は、予約アドレスを決定する際の検索スタートアドレス
を決定する機能を有する。この検索スタートアドレス
は、カウンタ122で生成されている読出しアドレスの
次のアドレスに設定される。
【0071】予約アドレス決定部125は、スケジュー
ルメモリを検索しながら、管理メモリ部123の管理メ
モリから読み出された予約アドレス決定データに基づい
て、予約アドレスを決定する機能を有する。
【0072】タイミング発生部126は、クロック信号
CK3に基づいて、スケジュ−ラ12で必要とする各種
タイミング信号を生成する機能を有する。ここで、クロ
ック信号CK3は、クロック信号CK2の周波数を逓倍
することにより生成される。
【0073】[スケジューラ12の動作]上記構成にお
いて、動作を説明する。まず、スケジュールメモリにバ
ッファ部10(n)のバッファメモリに格納された固定
長データ17(n)の送出時刻を予約する動作を説明す
る。
【0074】エンコーダ11から出力されるバッファ識
別子信号15は、スケジュールメモリ部121と管理メ
モリ部123に供給される。スケジュールメモリ部12
1は、バッファ識別子信号15に含まれるフラグが”
1”の場合は、予約動作を実行し、”0”の場合は、予
約動作を実行しない。
【0075】予約動作を実行する場合、スケジュールメ
モリ部121は、予約アドレス決定部125で決定され
た予約アドレスに、バッファ識別子信号15に含まれる
バッファ識別子B(n)を書き込む。この場合、予約ア
ドレスは、次のようにして決定される。
【0076】カウンタ122は、クロック信号CK2を
カウントすることにより、スケジュールメモリの読出し
アドレスを生成する。この読出しアドレスは、スケジュ
ールメモリ部121に供給されるとともに、予約検索ス
タートアドレス決定部124に供給される。
【0077】一方、管理メモリ123は、バッファ識別
子信号15に含まれるバッファ識別子B(n)をアドレ
スとする管理メモリの領域c(n)から予約アドレス決
定データを読み出す。読み出された予約アドレス決定デ
ータは、図示しない内部レジスタに保持される。
【0078】内部レジスタに保持された予約アドレス決
定データは、予約アドレス決定部125に供給される。
なお、内部レジスタのラッチ用クロック信号は、クロッ
ク信号CK2の周期と同じTSに設定されている。この
ラッチ用クロック信号は、タイミング発生部126から
出力される。
【0079】予約検索スタートアドレス決定部124
は、カウンタ122により現在生成されている読出しア
ドレスの次のアドレスを検索スタートアドレスとして決
定する。予約アドレス決定部125は、決定された検索
スタートアドレスと、管理メモリから読み出された予約
アドレス決定データとに基づいて、予約アドレスを決定
する。
【0080】この決定動作を図4を参照しながら説明す
る。いま、エンコーダ11で、送出要求信号14(2)
が選択され、カウンタ122で、読出しアドレスA
(3)が生成されているものとする。
【0081】この場合、予約検索スタートアドレス決定
部124は、検索スタートアドレスとしてA(4)を決
定する。決定されたスタートアドレスA(4)を示すデ
ータは、予約アドレス決定部125に供給される。
【0082】また、管理メモリ部123は、アドレス決
定データとして、バッファ部10(2)のアドレス決定
データを読み出す。読み出されたアドレス決定データ
は、予約アドレス決定部125に供給される。
【0083】予約アドレス決定部125は、まず、アド
レス決定データに含まれるフラグFに基づいて、前回デ
ータ送出時刻TR-1(2)が有効か否かを判定する。有
効であれば、前回の固定長データ17(2)の送出要求
に従って、バッファ識別子B(2)が格納されたアドレ
スを検出する。この検出は、前回データ送出時刻TR-1
(2)に従って行われる。この場合、前回データ送出時
刻TR-1(2)に相当するアドレスが目的とするアドレ
スとなる。この検出処理により、図4の例では、アドレ
スA(5)が検出される。
【0084】次に、予約アドレス決定部124は、アド
レスA(5)から許容最小データ送出間隔T0(2)に
相当するアドレス数だけ離れたアドレスを検出する。い
ま、バッファ部10(2)の許容最小データ送出間隔T
0(2)を3TSとすれば、アドレスA(5)から3ア
ドレス分だけ離れたアドレスが検出される。これによ
り、図4の例では、アドレスA(8)が検出される。
【0085】次に、予約アドレス決定部124は、アド
レスA(8)に、すでに、他のバッファ識別子B(n)
が格納されているか否かを判定する。格納されていなけ
れば、このアドレスA(8)を予約アドレスとして決定
する。これに対し、すでに、他のバッファ識別子B
(n)が格納されている場合は、バッファ識別子B
(2)の書き込みを行わない。図4の例では、アドレス
A(8)に、すでに、バッファ識別子B(0)が格納さ
れているので、バッファ識別子B(2)の書込みは実行
されない。
【0086】この場合、予約アドレス決定部124は、
アドレスA(8)の次のアドレスA(9)以降のアドレ
スを検索し、空アドレスを検出する。そして、この空ア
ドレスが検出されると、この空アドレスを予約アドレス
として決定する。図4の例では、アドレスA(9)が空
アドレスとなっている。したがって、この場合は、この
アドレスA(9)が予約アドレスとして決定される。こ
れにより、スケジュールメモリの内容は、図6のように
更新される。
【0087】なお、前回データ送出時刻TR-1(2)が
無効である場合は、予約アドレス決定部125は、検索
スタートアドレスA(4)以降のアドレスのうち、最初
に現れた空アドレスを予約アドレスとして決定する。
【0088】決定された予約アドレスを示すデータは、
スケジュールメモリ121に供給されるとともに、管理
メモリ部123に供給される。管理メモリ部123は、
このデータを受けると、決定された予約アドレスを新た
な前回データ送出時刻TR-1(2)を示すデータとして
管理メモリに登録するとともに、フラグF(2)の内容
を「有効」とする。この後、管理メモリ部123はカウ
ンタ122から出力される読出しアドレスを監視し、こ
の読出しアドレスが前回データ送出時刻TR-1を越える
と、フラグF(2)の内容を「無効」にする。
【0089】以上が、スケジュールメモリに対する予約
動作である。次に、スケジュールメモリからバッファ識
別子B(n)を読み出す動作を説明する。
【0090】カウンタ122は、クロック信号CK2を
カウントすることにより、スケジュールメモリの読出し
アドレスを生成する。この読出しアドレスは、スケジュ
ールメモリ部121に供給される。このスケジュールメ
モリ部121は、この読出しアドレスに対応するスケジ
ュールメモリの領域からバッファ識別子B(n)を読み
出す。この読出し出力は、送出許可信号16として、バ
ッファ部10(0)〜10(N)に供給される。
【0091】[効果]以上詳述したこの実施の形態によ
れば、次のような効果が得られる。
【0092】(1)まず、この実施の形態によれば、複
数の送出要求信号14(n)が同時にアクティブ状態に
設定されると、所定の優先順位に従って、この複数の送
出要求信号14(n)の中から1つの送出要求信号14
(n)を選択し、1つの送信要求信14(n)がアクテ
ィブ状態に設定されると、この送出要求信号14(n)
を選択し、送出要求信号14(n)が選択されるたび
に、選択された送出要求信号14(n)をアクティブ状
態に設定したバッファ部10(n)の送出時刻をスケジ
ュールメモリに予約するようにしたので、固定長データ
17(n)の送出要求が発生するたびに、その送出時刻
を予約することができる。これにより、固定長データ1
7(n)の待合せ時間を短縮することができるので、そ
の遅延ゆらぎを小さくすることができる。
【0093】(2)また、この実施の形態によれば、優
先順位を所定の周期で巡回的に変更するようにしたの
で、公正な競合多重を確保することができる。
【0094】(3)また、この実施の形態によれば、固
定長データ17(n)の前回のデータ送出時刻TR-1
管理メモリに登録しておくようにしたので、予約アドレ
スを迅速に決定することができる。
【0095】[その他の実施例]以上、この発明の一実
施の形態を詳細に説明したが、この発明は、上述したよ
うな実施の形態に限定されるものではない。
【0096】例えば、先の実施の形態では、優先順位を
所定の周期で、巡回的に変更する場合を説明した。しか
し、この発明は、優先順位を固定にするようにしてもよ
い。この他にも、この発明は、その要旨を逸脱しない範
囲で種々様々変形実施可能なことは勿論である。
【0097】
【発明の効果】以上詳述したこの発明によれば、複数の
送出要求が同時に発生すると、所定の優先順位に従っ
て、この複数の送出要求の中から1つの送出要求を選択
し、1つの送信要求が発生すると、この送出要求を選択
し、送出要求が選択されるたびに、選択された送出要求
を発生したデータ保持手段の送出時刻を予約するように
したので、固定長データの送出要求が発生するたびに、
その送出時刻を予約することができる。これにより、固
定長データの待合せ時間を短縮することができるので、
その遅延ゆらぎを小さくすることができる。
【図面の簡単な説明】
【図1】この発明の一実施の形態の構成を示す回路図で
ある。
【図2】一実施の形態のエンコーダ31の具体的な構成
の一例を示す回路図である。
【図3】一実施の形態のスケジューラ32の具体的な構
成の一例を示す回路図である。
【図4】一実施の形態のスケジュールメモリの構成を示
す図である。
【図5】一実施の形態の管理メモリの構成を示す図であ
る。
【図6】一実施の形態の管理メモリの更新動作を説明す
るための図である。
【符号の説明】
10(0)〜10(N)…バッファ部 11…サイクリックプライオリティエンコーダ 12…ダイナミックスケジューラ 13…多重バス 111…選択部 112…エンコーダ 113…カウンタ 114…デコーダ 121…スケジュールメモリ部 122…カウンタ 123…管理メモリ部 124…予約検索スタートアドレス決定部 125…予約アドレス決定部 126…タイミング発生部 111(0)〜111(N)…論理回路 a1(0)〜a1(N),a3(0)〜a3(N)…2
入力アンド回路 a2(0)〜a2(N)…インバータド回路 a4(0)〜a4(N)…オア回路
───────────────────────────────────────────────────── フロントページの続き (72)発明者 小林 務 東京都港区虎ノ門1丁目7番12号 沖電気 工業株式会社内

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 複数のデータ発生源から非同期で出力さ
    れる複数の固定長データを互いに重なることがないよう
    に、1つの多重伝送路に送出する競合多重装置におい
    て、 各データ発生源ごとに設けられ、対応するデータ発生源
    から出力される固定長データを保持する複数のデータ保
    持手段と、 各データ保持手段ごとに、このデータ保持手段に予め定
    めた数の固定長データが保持されると、この固定長デー
    タの送出要求を出力する送出要求出力手段と、 この送出要求出力手段から複数の送出要求が同時に出力
    されると、この複数の送出要求の中から、所定の優先順
    位に従って、1つの送出要求を選択し、1つの送出要求
    が出力されると、これを選択する送出要求選択手段と、 この送出要求選択手段により選択されたデータ送出要求
    を発生したデータ保持手段のデータ送出時刻を、このデ
    ータ保持手段に定められた許容最小データ送出間隔を満
    たすように予約する送出時刻予約手段と、 この送出時刻予約手段により予約された送出時刻に基づ
    いて、前記複数のデータ保持手段に保持されている固定
    長データを前記多重伝送路に送出するデータ送出手段と
    を備えたことを競合多重装置。
JP30584295A 1995-11-24 1995-11-24 競合多重装置 Pending JPH09149043A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30584295A JPH09149043A (ja) 1995-11-24 1995-11-24 競合多重装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30584295A JPH09149043A (ja) 1995-11-24 1995-11-24 競合多重装置

Publications (1)

Publication Number Publication Date
JPH09149043A true JPH09149043A (ja) 1997-06-06

Family

ID=17950031

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30584295A Pending JPH09149043A (ja) 1995-11-24 1995-11-24 競合多重装置

Country Status (1)

Country Link
JP (1) JPH09149043A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6711130B1 (en) 1999-02-01 2004-03-23 Nec Electronics Corporation Asynchronous transfer mode data transmitting apparatus and method used therein
WO2023089785A1 (ja) * 2021-11-19 2023-05-25 日本電信電話株式会社 送信装置、通信システム、送信方法、及びプログラム

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6711130B1 (en) 1999-02-01 2004-03-23 Nec Electronics Corporation Asynchronous transfer mode data transmitting apparatus and method used therein
WO2023089785A1 (ja) * 2021-11-19 2023-05-25 日本電信電話株式会社 送信装置、通信システム、送信方法、及びプログラム
JPWO2023089785A1 (ja) * 2021-11-19 2023-05-25

Similar Documents

Publication Publication Date Title
CA2170458C (en) Multi-cluster computer system
EP1027657B1 (en) A fully-pipelined fixed-latency communications system with a real-time dynamic bandwidth allocation
US8327089B2 (en) Method and apparatus for sending data from multiple sources over a communications bus
JP3098769B2 (ja) Ramをベースとしたイベントカウンタ装置及び方法
JPH06295336A (ja) ビデオ表示装置
JPH01303543A (ja) メモリアクセス制御装置
JP3444154B2 (ja) メモリアクセス制御回路
KR19980086729A (ko) 복수어드레스 유지기억장치
US6473821B1 (en) Multiple processor interface, synchronization, and arbitration scheme using time multiplexed shared memory for real time systems
EP0137609A2 (en) Multi-master communication bus
JPH1173397A (ja) 調停回路
US6546451B1 (en) Method and apparatus for decoupling processor speed from memory subsystem speed in a node controller
JPH09149043A (ja) 競合多重装置
JP2000269988A (ja) 同報通信データ転送システム
JP2001156733A (ja) 高速スロット割当方法及び方式
US5875299A (en) disk access apparatus for performing a stride processing of data
US7155580B2 (en) Information processing apparatus and method of controlling memory thereof
JP2850605B2 (ja) 伝送方式
JP2001175634A (ja) データ転送装置
JP2625396B2 (ja) 受信データ処理装置
JPH11143822A (ja) リクエスト処理装置
JP2000207350A (ja) デ―タ転送装置及びデ―タ転送方法
JPH04246744A (ja) 裁定回路
JPS592455A (ja) 時分割多重伝送方式
JPH08125670A (ja) バス競合制御方式