JPS5924585B2 - 画像読取方式 - Google Patents

Description

【発明の詳細な説明】 この発明は例えばＣＣＤイメージセンサ等のセンサを商
用周波数で点灯される螢光灯篭を用いて駆動する場合に
生ずる光量変化（以下フリッカと称する）の影響をなく
した画像読取方法に関する。

従来この様なイメージセンサを使用した画像読取方式に
於ては、その光源として蛍光灯が使用されており、この
蛍光灯は回路構成の簡素化、信頼性の面から商用電源で
の点灯方式が望ましい。しかし蛍光灯を商用電源で点灯
した場合はフリッカが生じ、このフリッカが画像読取り
に悪影響を及ぼし、ＳＮ比の劣化、解像度の劣化等を導
く要因ともなつていた。従来、この様なフリッカの影響
を取り除くため、光源として使用される蛍光灯をフリッ
カの影響を無視できる程度の高周波（通常２０ＫＨ２程
度）で点灯する方式や、蛍光灯を直流で点灯する方式が
採用されていたが、いずれの場合も点灯装置が複雑にな
ると同時に蛍光灯の寿命が商用電源で点灯した場合に比
べて短くなるという問題があつた。また、光源のフリッ
カの影響を取り除く方法としては走査速度を遅くする方
法または電源周波数に同期して読取る方式も考えられる
が、走査速度を遅くする方式では、センサの特性から蓄
積時間が長くなると暗電流が流れＳＮ比が劣下すること
になるため大幅に走査時間を遅くすることはできない。
また電源周波数に同期して読取る方式に於ては〒般に読
取り速度と読取つた信号を伝送するスピードが異なるた
め、スピード変換のために読込みメモリと読出しメモリ
を２個必要とし、回路が複雑となる等の欠点があつた。
この発明は上記の点に鑑みてなされたもので、イメージ
センサのレジスタ部をクロツクのオン、オフ制御により
アナログメモリとして動作させることにより螢光灯を商
用電源で点灯させることを可能とし、かつメモリを１個
のみとして構成的にも機能的にも優れた画像読取方式を
提供することを目的とする。以下この発明の一実施例を
図面を参照して説明する。

第１図はイメージセンサの動作を説明するためにその構
成を模式的に示すもので、１はレジスタ部、２は転送ゲ
ート、３は受光部であり、この受光部３で光電変換され
た信号は転送ゲート２に転送パルスＳＨが入力するとレ
ジスタ部に光情報信号が転送され、そののちレジスタ部
１へのクロツクφ１〜φ４により順次外部に読出される
様になつている。第２図はこの発明の一実施例を説明す
るための構成図である。

第２図において、１１はそのセツト端子Ｓに電源周波数
（５０Ｈｚあるいは６０Ｈｚ）に同期した信号ＰＳが入
力されるフリツプフロツプ（以下ＦＦｌｌという）で、
このＦＦｌｌのセツト出力Ｑはシフトレジスタ１２のデ
ータ入力端子に供給される。このシフトレジスタ１２の
第１の出力はアンドゲート１３，１４及びオアゲート１
８の入力端子に供給され、また第２の出力はフリツプフ
ロツプ１５（以下ＦＦｌ５という）のセツト端子Ｓに供
給される。このＦＦｌ５のセツト出力Ｑは上記アンド回
路１４の他方の入力端子に供給され、このアンド回路１
４の出力はフリツプフロツプ１６（以下ＦＦｌ６という
）のセツト端子Ｓに供給される。このＦＦｌ６のセツト
出力Ｑは７リツプフロツプ１９（以下ＦＦｌ９という）
のセツト端子Ｓに供給され、そのりセツト出力Ｑは分周
回路１７のりセツト端子Ｒに供給される。上記ＦＦｌ９
のセツト出力Ｑは上記アンドゲート１３の入力端子に供
給され、りセツト出力Ｑは上記オア回路１８の他方の入
力端子に供給される。このオア回路１８の出力は前記Ｆ
Ｆｌｌのリセツト端子Ｒに供給される。また、ＣＰはメ
インクロツクで、このメインクロツクＣＰぱ分周回路１
７，２０に供給される。分周回路２０はメモリ読出しク
ロツク用の分周回路である。この分周回路２０の分周出
力はタイミングパルス形成用のカウンタ２１に供給され
るとともに読出し書込みクロツク選択回路２２（以下単
にクロツク選択回路２２という）に供給される。また、
分周回路１７の分周出力はセンサ５駆動用クロツク（メ
モリ書込み用クロツク）として出力され、上記クロツク
選択回路２２に供給されるとともに多相化回路２３に供
給される。この多相化回路２３は上記センサ駆動用クロ
ツクを１相クロツクから多相クロツク（この場合は４相
クロツクφ１〜φ４）に変換して出力するもので、この
４相クロツクφ１〜φ４は第１図で示したレジスタ部１
に印加される。また、上記４相クロツクφ１〜φ４のう
ちの１つのクロツクφ４は前記アンドゲート１３の入力
端子に供給されるとともにシフトレジスタ１２のシフト
クロツク人力端子に供給される。このアンドゲート１３
の出力は第１図で示した転送ゲート２への転送パルスＳ
Ｈとして出力される。また上記カウンタ２１の第１の出
力は、メモリ制御用のフリツプフロツプ２５（以下ＦＦ
２５という）及び前記ＦＦｌ６のりセツト端子Ｒにそれ
ぞれ供給され、第２の出力は上記ＦＦ２５のセツト端子
Ｓ及び上記ＦＦｌ５，ｌ９のそれぞれのりセツト端子Ｒ
に供給される。そして上記ＦＦ２５のセツト出力Ｑはメ
モリ２４に供給されるとともに上記クロツク選択回路２
２に供給される。このメモリ２４には上記クロツク選択
回路２２からの出力及び第１図で示したレジスタ部１か
らの゛ビデオ出力ＶＯが供給される。次に上記の様に構
成されたこの発明の動作を第３図ａ−ｈのタイムチヤー
トを参照して説明する。メインクロツクＣＰは分周回路
１７，２０に入力されそれぞれ分周される。分周回路２
０の出力はカウンタ２１から第３図Ｂ，ｃの様なタイミ
ングパルスＢ，ｃとして出力される。タイミングパルス
ｂはＦＦ２５を第３図ｄの如くセツトさせるとともにＦ
Ｆｌ６を第３図ｅの如くりセツトさせる。上記ＦＦ２５
ぱメモリ２４を読出し／書込みの何れか一方のモードに
切換えるもので、カウンタ２１からタイミングパルスｃ
が出るまでセツト状態を保持する。上記メモリ２４はＦ
Ｆ２５がセツト状態のとき書込みモード、りセツト状態
のときは読出しモードとなる。そしてメモリ２４が書込
みモードのときはクロツク選択回路２２により書込みク
ロツクが選択され、読出しモードのときは読出しクロツ
クが選択される。なお、上記書込みモードおよび読出し
モードの時間は、例えばそれぞれ４８ｍｓｅｃ、４．８
ｍｓｅｃ程度に設定される。またＦＦｌ６はアンド回路
１４から″１゛出力が出るまでりセツト状態を保持し、
そのりセツト出力０を分周回路１７に入力する。これに
より分周回路１７が動作状態となつて多相化回路２３か
ら第３図ｆの如くクロツクφ１〜φ４が出力される。ま
た第３図ｇは電源周波数（５０Ｈｚあるいは６０Ｈｚ）
に同期したｔ１の周期を有する信号ＰＳで、この信号Ｐ
ＳはＦＦｌｌのセツト端子Ｓに供給される。しかしこの
時点ではＦＦｌｌのりセツト端子Ｒにはオア回路１８を
介してＦＦｌ９からのセツト出力Ｑが入力されているた
めＦＦｌｌは第３図ｈの如くりセツト状態を保持してい
る。次にカウンタ２１からタイミングパルスｃが第３図
ｃに示す如く出力されるとＦＦ２５がりセツトするとと
もに第３図１，ｊに示す如くＦＦｌ５フ１９も同時にり
セツトする。

次に第３図における信号ＰＳの第２発目でＦＦｌｌがセ
ツトしそのセツト出力Ｑはシフトレジスタ１２にシフト
データ入力として与えられる。

このシフトレジスタ１２のシフトクロツク入力端子には
多相化回路２３からクロツクφ４が供給されており、上
記ＦＦｌｌのセツト出力Ｑが入力されてからクロツクφ
４のｎ個分シフトしたのち第３図ｋに示す如く第１の出
力端子から出力ｋを出し、さらにクロツクφ４のｍ個分
シフトしたのち第３図１の如く第２の出力端子から出力
１を出す。なおこのシフトレジスタ１２は遅延回路とし
て働き、Ｎ．ｍの値は任意でｎ＝２、ｍ−２程度でよい
。上記出力ｋはアンド回路１３，１４に入力されるとと
もにオア回路１８を介してＦＦｌｌのリセツト端子Ｒに
入力され、ＦＦｌｌをりセツトする。また上記アンド回
路１３にはシフトレジスタ１２からの第１の出力ｋ、多
相化回路２３からのクロツクφ４及びＦＦｌ９のりセツ
ト出力Ｑが入力されているので論理が成立し、第３図ｍ
で示す如く転送パルスＳＨが出力される。この転送パル
スＳＨにより受光部３に蓄えられていた電荷はレジスタ
部１に転送される。この様子を第３図Ｎ，Ｏに示す。な
お第３図Ｎ，Ｏは、第１図において受光部及びレジスタ
部の斜線を施した部分、つまり１セルの電荷の状態を示
すものである。しかしこの時点では、メモリ２４は第３
図ａから明らかな様に読出しモードとなつているため、
レジスタ部１の内容はクロツクφ１〜φ４によつて読み
出されるが、その内容がメモリ２４へ書込まれることは
ない。つづいて発生されるシフトレジスタ１２の第２の
出力１はＦＦｌ５のセツト端子Ｓに入力され、ＦＦｌ５
をセツトさせる。このＦＦｌ５のセツト出力Ｑはアンド
回路１４の一方の入力端子に入力される。そして第３図
における第３発目の信号ＰＳすなわちメモリ２４が読み
出しモードに換つてから第２発目に相当する信号ＰＳに
よつて再びＦＦｌｌはセツトされ上記同様シフトレジス
タ１２の第１の出力端子から２番目の出力ｋが出る。こ
れによりアンド回路１３から再び転送パルスＳＨが出力
され、受光部３においてｔ時間蓄積されていた電荷がレ
ジスタ部１に転送される。また、上記出力ｋはアンド回
路１４にも供給され、これによりアンド回路１４の論理
が成立し、ＦＦｌ６をセツトする。ＦＦｌ６がセツトす
ると分周回路１７への信号が停止し、分周回路１７の動
作を停止させ、これにより多相化回路２３からのクロツ
クφ１〜φ４の出力が停止する。また同時にＦＦｌ９は
ＦＦｌ６のセツト出力Ｑによつてセツト状態となり以後
転送パルスの送出が禁止される。上記クロツクφ１〜φ
４の出力が停止すると、上記レジスタ部１に転送された
電荷は次のクロツクφ１〜φ４が出力するまでレジスタ
部１に蓄積される。なお、このときシフトレジスタ１２
はシフトを停止するが、このシフトを停止している状態
はクロツクφ１〜φ４が再び供給されるまで続けられる
。次にカウンタ２１から第２発目のタイミングパルス（
第３図ｂ）がでると、ＦＦ２５をセツトさせるとともに
ＦＦｌ６をりセツトさせる。ＦＦ２５がセツトするとメ
モリ２４は第３図ａから分る様に書込みモードとなる。
またＦＦｌ６がりセツトすることにより分周回路１７が
動作を再開し、多相化回路２３からφ１〜φ４のクロツ
クが出力される。これと同時にクロツク選択回路２２か
らの出力が書込みクロツクとなる。これらの動作により
メモリ２４にレジスタ部１の内容が書込まれる。この状
態を第３図０を用いて説明する。すなわち、上記した様
にクロツクφ１〜φ４が停止した状態ではレジスタ部１
は電荷が蓄積された状態であつたが、メモリ２４が書込
みモードになるとともに分周回路１７が働いてクロツク
φ１〜φ４が再び出力されると、レジスタ部１に蓄積さ
れていた内容がクロツクφ１〜φ４により順次レジスタ
部１から読み出され、ビデオ出力ＶＯとして第３図ｐの
如く出力され、メモリ２４に書込まれる様に動作する。
そして、カウンタ２１から第３図ｃの如くタイミングパ
ルスｃの第２発目が出るとＦＦ２５，Ｆｌ９，Ｆｌ５が
それぞれりセツトする。ＦＦ２５がりセツトすることに
より、メモリ２４は再び読出しモードに入る。そしてＦ
Ｆｌｌに信号ＰＳの第５発目の信号が入るとＦＦｌｌが
セツトし、前記上様シフトレジスタ１２の第１、第２の
出力端子から順次信号が出力され、前記同様の動作が行
われる。以上説明した様にこの発明によれば、受光部に
蓄積された光情報を転送パルスにより転送ゲートを経て
レジスタ部に転送したのち、この転送パルスを停止させ
るとともに上記レジスタ部へのクロツクを停止させて光
電変換情報をレジスタ部に蓄積し、任意の時間後に上記
レジスタ部へのクロツクを再度印加して蓄積された光電
変換情報をメモリに書込むようにしたので、光源を商用
電源で点灯してもフリツカの影響を受けることはなくな
り、またメモリのブランキング期間内に光電変換情報（
反射光情報）を書込むことができるためメモリは１個で
すみ、回路構成が非常に簡単なものとなる等、種々の優
れた効果が得られるものである。

【図面の簡単な説明】

第１図はこの発明の一実施例に係るイメージセンサの一
汐ｑを模式的に示す図、第２図は同実施例を説明するた
めの構成図、第３図ａ−ｐは同実施例の動作を説明する
ためのタイムチヤートである。 １・・・・・・レジスタ部、２・・・・・・転送ゲート
、３・・・・・・受光部、１１，１５，１６，１９・・
・・・・フリツプフロツプ、１７，２０・・・・・・分
周回路、２１・・・・・・メモリ制御回路、２２・・・
・・・読出し書込みクロツク選択回路、２３・・・・・
・多相化回路、２４・・・・・・メモリ。

Claims (1)

【特許請求の範囲】
1. １ 原稿を照明する光源と、原稿面からの反射光を受光
   部で電気信号に変換したのち転送ゲートを介してレジス
   タ部に転送し蓄積するイメージセンサと、このイメージ
   センサのレジスタ部から出力された反射光情報を記憶す
   るメモリとからなる画像読取方式において、前記メモリ
   の読出し期間中に前記光源の駆動用電源出力の周期に同
   期して前記イメージセンサの受光部に原稿からの反射光
   情報を蓄積せしめる手段と、前記メモリの読出し期間中
   に前記イメージセンサの転送ゲートに転送パルスを供給
   して前記受光部に蓄積された反射光情報を前記レジスタ
   部へ転送し、この転送終了後転送パルスおよび前記レジ
   スタ部へのクロックを停止させて反射光情報を前記レジ
   スタ部に蓄積保持せしめる手段と、周期的に設定される
   前記メモリの書込み期間中に前記レジスタ部へのクロッ
   クの供給を再開して前記レジスタ部に蓄積されている反
   射光情報を読出し、メモリへ記憶させる手段とを具備し
   たことを特徴とする画像読取方式。