JPS5925496B2 - オ−デイオ装置におけるミユ−テイング回路 - Google Patents
オ−デイオ装置におけるミユ−テイング回路Info
- Publication number
- JPS5925496B2 JPS5925496B2 JP10473178A JP10473178A JPS5925496B2 JP S5925496 B2 JPS5925496 B2 JP S5925496B2 JP 10473178 A JP10473178 A JP 10473178A JP 10473178 A JP10473178 A JP 10473178A JP S5925496 B2 JPS5925496 B2 JP S5925496B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- resistor
- voltage
- base
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/34—Muting amplifier when no signal is present
Landscapes
- Electronic Switches (AREA)
- Noise Elimination (AREA)
Description
【発明の詳細な説明】
本発明は、オーディオ装置におけるミユーテイング回路
に関するものである。
に関するものである。
従来、この種のミユーテイング回路において、メインア
ンプヘの信号ラインから分岐して接続した入力信号制御
用トランジスターとして、ＮＰＮ型のものを使用した場
合、正の入力パルスでは問題はないが、負の入力パルス
では、前記入力信号制御用トランジスターのベース、コ
レクター間に順方向の電圧（約０．７Ｖ）が残り、また
ＰＮＰ型のものを使用した場合、負の入力パルスでは問
題はないが、正の入力パルスでは前記と同様な問題があ
り、充分なミユーテイング効果が得られない欠点があつ
た。
ンプヘの信号ラインから分岐して接続した入力信号制御
用トランジスターとして、ＮＰＮ型のものを使用した場
合、正の入力パルスでは問題はないが、負の入力パルス
では、前記入力信号制御用トランジスターのベース、コ
レクター間に順方向の電圧（約０．７Ｖ）が残り、また
ＰＮＰ型のものを使用した場合、負の入力パルスでは問
題はないが、正の入力パルスでは前記と同様な問題があ
り、充分なミユーテイング効果が得られない欠点があつ
た。
本発明は、かかる従来の欠点を除去すべくしたものであ
つて、その実施例を図面に基づき以下に説明する。
つて、その実施例を図面に基づき以下に説明する。
図に示す如く、メインアンプヘの信号ライン１から分岐
して、ＮＰＮ型およびＰＮＰ型の入力信号制御用トラン
ジスター２，３の各コレクターをコモン接続すると共に
、これらトランジスター２，３の各エミツタ一を接地す
る。
して、ＮＰＮ型およびＰＮＰ型の入力信号制御用トラン
ジスター２，３の各コレクターをコモン接続すると共に
、これらトランジスター２，３の各エミツタ一を接地す
る。
前記トランジスター２のベース側にツエナーダイオード
４のアノード側を接続し、このツエナーダイオード４の
カソード側にドライブ用トランジスター５のエミツタ一
側を接続すると共に、このエミツタ一側に抵抗６を介し
て直流電圧の正側を接続する。
４のアノード側を接続し、このツエナーダイオード４の
カソード側にドライブ用トランジスター５のエミツタ一
側を接続すると共に、このエミツタ一側に抵抗６を介し
て直流電圧の正側を接続する。
また前記トランジスター３のベース側にツエナーダイオ
ード７のカソード側を接続し、このツエナーダイオード
７のアノード側に前記ドライブ用トランジスター５のコ
レクター側を接続すると共に、このコレクター側に抵抗
８を介して直流電圧の負側を接続する。
ード７のカソード側を接続し、このツエナーダイオード
７のアノード側に前記ドライブ用トランジスター５のコ
レクター側を接続すると共に、このコレクター側に抵抗
８を介して直流電圧の負側を接続する。
さらに、前記ドライブ用トランジスター５のベース側に
、スイツチング用トランジスター９のコレクター側を接
続し、そのエミツタ一側をダイオード１０を介して接地
する。
、スイツチング用トランジスター９のコレクター側を接
続し、そのエミツタ一側をダイオード１０を介して接地
する。
そして前記スイツチング用トランジスター９のベース側
を、抵抗１１とコンデンサー１２とでなる遅延回路の直
列接続点に接続する。
を、抵抗１１とコンデンサー１２とでなる遅延回路の直
列接続点に接続する。
この遅延回路における抵抗１１側は直流電圧の正側に接
続され、またコンデンサー１２側は接地されている。
続され、またコンデンサー１２側は接地されている。
前記スイツチング用トランジスター９のベース側を、ス
イツチング用トランジスター１３のエミツタ一側に接続
し、そのコレクター側を接地する。
イツチング用トランジスター１３のエミツタ一側に接続
し、そのコレクター側を接地する。
前記スイツチング用トランジスター１３のベース側を、
抵抗１４と抵抗１５との直列接続点に接続し、抵抗１４
側にミユーテイング制御信号を付与するようになし、抵
抗１５側に直流電圧の負側を接続する。しかして、ミユ
ーテイング制御信号が付与されないとき、スイツチング
トランジスタ一１３は、抵抗１１．エミツタ一、ベース
、抵抗１５を介する順方向バイアス電流によつて導通状
態にあり、前記トランジスター１３のエミツタ一、コレ
クター間に接続されているコンデンサー１２の電荷は放
電され、それによつてスイツチング用トランジスター９
のベース側とエミツタ一側の電位がほぼ等しくなるので
、トランジスター９は遮断される。
抵抗１４と抵抗１５との直列接続点に接続し、抵抗１４
側にミユーテイング制御信号を付与するようになし、抵
抗１５側に直流電圧の負側を接続する。しかして、ミユ
ーテイング制御信号が付与されないとき、スイツチング
トランジスタ一１３は、抵抗１１．エミツタ一、ベース
、抵抗１５を介する順方向バイアス電流によつて導通状
態にあり、前記トランジスター１３のエミツタ一、コレ
クター間に接続されているコンデンサー１２の電荷は放
電され、それによつてスイツチング用トランジスター９
のベース側とエミツタ一側の電位がほぼ等しくなるので
、トランジスター９は遮断される。
前記トランジスター９が遮断されることにより、ドライ
ブ用トランジスター５も遮断されるので、前記入力信号
制御用トランジスター２のベース、エミツタ一には、抵
抗６、ツエナーダイオード４を介して順方向のバイアス
電流が流れると共に、他方の入力信号制御用トランジス
ター３のエミツタ一、ベースには、ツエナーダイオード
７、抵抗８を介して順方向のバイアス電流が流れる。従
つて前記各トランジスター２，３は導通状態となり、前
記メインアンプへの信号ライン１における入力信号は、
各トランジスター２，３を介して接地されるので、メイ
ンアンプの入力側には付与されない。次に、前記トラン
ジスター１３のベース側に、このトランジスター１３を
遮断させるに充分な正のミユーテイング制御信号電圧が
加わると、前記コンデンサー１２には電荷が蓄積され、
その端子電圧がトランジスター９を導通状態にするに充
分な値に達すると、トランジスター９，５は共に導通す
る。
ブ用トランジスター５も遮断されるので、前記入力信号
制御用トランジスター２のベース、エミツタ一には、抵
抗６、ツエナーダイオード４を介して順方向のバイアス
電流が流れると共に、他方の入力信号制御用トランジス
ター３のエミツタ一、ベースには、ツエナーダイオード
７、抵抗８を介して順方向のバイアス電流が流れる。従
つて前記各トランジスター２，３は導通状態となり、前
記メインアンプへの信号ライン１における入力信号は、
各トランジスター２，３を介して接地されるので、メイ
ンアンプの入力側には付与されない。次に、前記トラン
ジスター１３のベース側に、このトランジスター１３を
遮断させるに充分な正のミユーテイング制御信号電圧が
加わると、前記コンデンサー１２には電荷が蓄積され、
その端子電圧がトランジスター９を導通状態にするに充
分な値に達すると、トランジスター９，５は共に導通す
る。
前記トランジスター５の導通により、抵抗６を介してツ
エナーダイオード４のカソードに加えられていた電圧は
、ツエナーダイオード４の降伏電圧以下となるので、ツ
エナーダイオード４は遮断され、従つてトランジスター
２には順方向のバイアス電流が流れないので、トランジ
スター２は遮断される。
エナーダイオード４のカソードに加えられていた電圧は
、ツエナーダイオード４の降伏電圧以下となるので、ツ
エナーダイオード４は遮断され、従つてトランジスター
２には順方向のバイアス電流が流れないので、トランジ
スター２は遮断される。
また前記トランジスター５の導通により、抵抗８を介し
てツエナーダイオード７のアノードに加えられていた電
圧は、ツエナーダイオード７の降伏電圧以下となるので
、ツエナーダイオード７は遮断され、従つてトランジス
ター３には順方向のバイアス電流が流れないので、トラ
ンジスター３は遮断される。
てツエナーダイオード７のアノードに加えられていた電
圧は、ツエナーダイオード７の降伏電圧以下となるので
、ツエナーダイオード７は遮断され、従つてトランジス
ター３には順方向のバイアス電流が流れないので、トラ
ンジスター３は遮断される。
すなわち、前記各トランジスター２，３の遮断により、
メインアンプへの信号ライン１における入力信号は、メ
インアンプの入力側に付与されることになる。
メインアンプへの信号ライン１における入力信号は、メ
インアンプの入力側に付与されることになる。
なお、図中１６および１７は、トランジスター２および
３のベース側にわずかの逆バイアスをそれぞれ与える抵
抗であつて、トランジスター２，３の遮断を確実にする
ためのものである。
３のベース側にわずかの逆バイアスをそれぞれ与える抵
抗であつて、トランジスター２，３の遮断を確実にする
ためのものである。
以上述べた本発明のミユーテイング回路によれば、メイ
ンアンプへの信号ライン１における入力信号制御用トラ
ンジスター２，３として、ＮＰＮ型およびＰＮＰ型の両
方を用い、かつミユーテイグ制御信号電圧を加えて、前
記各トランジスター２，３を遮断するとき、各トランジ
スター２，３のベース側にわずかの逆バイアスを与える
ので、正負いずれの入力パルスに対しても充分なミユー
テイング効果が得られると共に、ツエナーダイオード４
，７の漏洩電流の影響を減少させ、音声信号の歪を減少
させることができる。
ンアンプへの信号ライン１における入力信号制御用トラ
ンジスター２，３として、ＮＰＮ型およびＰＮＰ型の両
方を用い、かつミユーテイグ制御信号電圧を加えて、前
記各トランジスター２，３を遮断するとき、各トランジ
スター２，３のベース側にわずかの逆バイアスを与える
ので、正負いずれの入力パルスに対しても充分なミユー
テイング効果が得られると共に、ツエナーダイオード４
，７の漏洩電流の影響を減少させ、音声信号の歪を減少
させることができる。
しかも例えばプリアンプ等の前段回路からのトランジエ
ントノイズが吸収でき、メインアンプの出力側に高価な
リレーを使用する必要がない。
ントノイズが吸収でき、メインアンプの出力側に高価な
リレーを使用する必要がない。
図は本発明の実施例を示す回路図である。
Claims (1)
- １ メインアンプへの信号ライン１から分岐して、ＮＰ
Ｎ型およびＰＮＰ型の入力信号制御用トランジスター２
、３の各コレクターをコモン接続すると共に、これらト
ランジスター２、３の各エミッターを接地し、前記トラ
ンジスター２のベース側にツェナーダイオード４のアノ
ード側を接続し、このツェナーダイオード４のカソード
側にドライブ用トランジスター５のエミッター側を接続
すると共に、このエミッター側に抵抗６を介して直流電
圧の正側を接続し、前記トランジスター３のベース側に
ツェナーダイオード１のカソード側を接続し、このツェ
ナーダイオード１のアノード側に前記ドライブ用トラン
ジスター５のコレクター側を接続すると共に、このコレ
クター側に抵抗８を介して直流電圧の負側を接続し、前
記ドライブ用トランジスター５のベース側に、スイッチ
ング用トランジスター９のコレクター側を接続し、その
エミッター側をダイオード１０を介して接地し、前記ス
イッチング用トランジスター９のベース側を、抵抗１１
とコンデンサー１２とでなる遅延回路の直列接続点に接
続し、この遅延回路における抵抗１１側を直流電圧の正
側に接続し、コンデンサー１２側を接地し、前記スイッ
チング用トランジスター９のベース側を、スイッチング
用トランジスター１３のエミッター側に接続し、そのコ
レクター側を接地し、このスイッチングトランジスター
１３のベース側を、抵抗１４と抵抗１５との直列接続点
に接続し、抵抗１４側にミューティング制御信号を付与
するようになし、抵抗１５側に直流電圧の負側を接続し
、前記入力信号制御用トランジスター２のベース側に抵
抗１６を介して直流電圧の負側を接続し、前記入力信号
制御用トランジスター３のベース側に抵抗１７を介して
直流電圧の正側を接続したオーディオ装置におけるミュ
ーティング回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10473178A JPS5925496B2 (ja) | 1978-08-28 | 1978-08-28 | オ−デイオ装置におけるミユ−テイング回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10473178A JPS5925496B2 (ja) | 1978-08-28 | 1978-08-28 | オ−デイオ装置におけるミユ−テイング回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5531354A JPS5531354A (en) | 1980-03-05 |
| JPS5925496B2 true JPS5925496B2 (ja) | 1984-06-18 |
Family
ID=14388634
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10473178A Expired JPS5925496B2 (ja) | 1978-08-28 | 1978-08-28 | オ−デイオ装置におけるミユ−テイング回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5925496B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04123469U (ja) * | 1991-04-17 | 1992-11-09 | 純一郎 村上 | ゴルフプレ−ヤ−進行状況の監視装置 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58121436U (ja) * | 1982-02-12 | 1983-08-18 | 株式会社ケンウッド | スイツチング回路 |
-
1978
- 1978-08-28 JP JP10473178A patent/JPS5925496B2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04123469U (ja) * | 1991-04-17 | 1992-11-09 | 純一郎 村上 | ゴルフプレ−ヤ−進行状況の監視装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5531354A (en) | 1980-03-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS644375B2 (ja) | ||
| US4010402A (en) | Load protective circuit | |
| US4015215A (en) | Push-pull power amplifier circuit | |
| GB2047493A (en) | Signal amplifier circuit arrangement with output current limiting function | |
| US4088963A (en) | Gain control circuit | |
| US3786200A (en) | Amplifier for use in communication systems | |
| JPS5925496B2 (ja) | オ−デイオ装置におけるミユ−テイング回路 | |
| GB1500364A (en) | Dc static switch circuit with transistor surge current pass capability | |
| US3725800A (en) | Agc network | |
| GB2032716A (en) | Biasing networks for power and amplifiers | |
| EP0185412A1 (en) | Circuit arrangement for reducing the occurrence of spurious signals on an output of an electronic circuit when the circuit power supply is switched on and off | |
| JPS5836537B2 (ja) | 雑音抑止回路 | |
| JPS6339162B2 (ja) | ||
| US3728638A (en) | Transistorized power amplifier circuit | |
| JPH0221784Y2 (ja) | ||
| JPH04233324A (ja) | 内部電圧供給回線の電位の一時的はね返りを制限する論理ゲート回路 | |
| JPS6130325Y2 (ja) | ||
| JPH079615B2 (ja) | 絶対値電圧電流変換回路 | |
| JPH0132412Y2 (ja) | ||
| JPS5949728B2 (ja) | 可変インピ−ダンス回路 | |
| JPH0744398B2 (ja) | プツシユプル増幅器 | |
| JP2553676B2 (ja) | クランプ回路 | |
| JPS6119549Y2 (ja) | ||
| JPH0311939Y2 (ja) | ||
| JPH0671176B2 (ja) | 出力回路 |