JPS5925534B2 - フレ−ム同期保持方式 - Google Patents
フレ−ム同期保持方式Info
- Publication number
- JPS5925534B2 JPS5925534B2 JP56141647A JP14164781A JPS5925534B2 JP S5925534 B2 JPS5925534 B2 JP S5925534B2 JP 56141647 A JP56141647 A JP 56141647A JP 14164781 A JP14164781 A JP 14164781A JP S5925534 B2 JPS5925534 B2 JP S5925534B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- output
- gate
- synchronization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0602—Systems characterised by the synchronising information used
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【発明の詳細な説明】
本発明はＰＣＭ通信等に用いられるディジタル伝送装置
番こおけるフレーム同期の保持方式に関する。
番こおけるフレーム同期の保持方式に関する。
一般にＰＣＭ通信におけるディジタル信号は第１図の中
段に示されるように一定周期Ｔをもつてフレーム同期用
ビット（フラグ（Ｆｌａｇ））が加えられている。
段に示されるように一定周期Ｔをもつてフレーム同期用
ビット（フラグ（Ｆｌａｇ））が加えられている。
フラグとフラグの間にはコマンド信号及びデータ信号が
存在する。ディジタル伝送装置においては上述のようを
よ信号を取扱うため、第１図上段に示されるビットクロ
ック信号と中段に示されるＰＣＭ信号から下段に示され
るようなフレームク頭ノク信号を得る必要がある。従来
形のフレーム同期保持方式を行うフレーム同期回路は第
２図にブロック回路図が示される。
存在する。ディジタル伝送装置においては上述のようを
よ信号を取扱うため、第１図上段に示されるビットクロ
ック信号と中段に示されるＰＣＭ信号から下段に示され
るようなフレームク頭ノク信号を得る必要がある。従来
形のフレーム同期保持方式を行うフレーム同期回路は第
２図にブロック回路図が示される。
ディジタル受信信号１は不一致検出回路１１の１つの入
カヘ供給され、不一致検出回路１１の出力は第１のアン
ドゲート１２の１つの入カヘ接続され、第１のアンドゲ
ート１２の出力は第２のアンドゲート１３の１つの入カ
ヘ接続される。第２のアンドゲート１３の出力はインヒ
ビツト回路１４の１つの入力に接続され、インヒビツト
回路１４の他の入力にはビットクロック信号２が供給さ
れる。インヒビツト回路１４の出力はフレームカウンタ
１５の入カヘ接続され、フレームカウンタ１５の出力は
２つに分岐され、１つは同期信号発生回路１６へ他は第
１のアンドゲート１２の他の入力ヘ接続される。同期信
号発生回路１６の出力は不一致検出回路１１の他の入カ
ヘ接続される。第１１のアンドゲート１２の出力はさら
に同期保護回路ＩＴの入カヘ接続され同期保護回路１？
の出力は第２のアンドゲート１３の多の入カヘ接続され
る。上述のフレーム同期回路の動作について述べる。不
一致検出回路１１は伝送路から取出されるフレ；−ム同
期信号と同期信号発生回路１６から出力される信号とが
一致するかどうか検出する回路である。すなわち、受信
信号中のフラグを探知し、同期信号発生回路１６から出
力される基準信号と比較され、両信号が一致した場合は
不一致検出回路フの出力３に「Ｏ」を、不一致の場合に
は「１」を出力する。従つて受信信号中のフラグ信号の
位置に相当する部分の信号が正常ｆよフラグ信号と比較
され正しく同期がとられているか判定できる。フレーム
カウンタ１５の出力４はフレーム周期のクロックである
。第１のアンドゲート１２はフラグ信号が正常であつて
不一致検出回路１１において一致が得られているときは
、出力５が「Ｏ」とな一クーり第２のアンドゲートの出
力７も「０」となる。
カヘ供給され、不一致検出回路１１の出力は第１のアン
ドゲート１２の１つの入カヘ接続され、第１のアンドゲ
ート１２の出力は第２のアンドゲート１３の１つの入カ
ヘ接続される。第２のアンドゲート１３の出力はインヒ
ビツト回路１４の１つの入力に接続され、インヒビツト
回路１４の他の入力にはビットクロック信号２が供給さ
れる。インヒビツト回路１４の出力はフレームカウンタ
１５の入カヘ接続され、フレームカウンタ１５の出力は
２つに分岐され、１つは同期信号発生回路１６へ他は第
１のアンドゲート１２の他の入力ヘ接続される。同期信
号発生回路１６の出力は不一致検出回路１１の他の入カ
ヘ接続される。第１１のアンドゲート１２の出力はさら
に同期保護回路ＩＴの入カヘ接続され同期保護回路１？
の出力は第２のアンドゲート１３の多の入カヘ接続され
る。上述のフレーム同期回路の動作について述べる。不
一致検出回路１１は伝送路から取出されるフレ；−ム同
期信号と同期信号発生回路１６から出力される信号とが
一致するかどうか検出する回路である。すなわち、受信
信号中のフラグを探知し、同期信号発生回路１６から出
力される基準信号と比較され、両信号が一致した場合は
不一致検出回路フの出力３に「Ｏ」を、不一致の場合に
は「１」を出力する。従つて受信信号中のフラグ信号の
位置に相当する部分の信号が正常ｆよフラグ信号と比較
され正しく同期がとられているか判定できる。フレーム
カウンタ１５の出力４はフレーム周期のクロックである
。第１のアンドゲート１２はフラグ信号が正常であつて
不一致検出回路１１において一致が得られているときは
、出力５が「Ｏ」とな一クーり第２のアンドゲートの出
力７も「０」となる。
不一致検出回路１１に力いて不一致が検出された場合に
は第１のアンドゲート１２の出力５にはｌフレーム当り
１個の信号「１」が得られ、同期保護回路１７が動作す
れば第２のアンドゲートの出７にも同様な出力が得られ
る。同期保護回路１７は或回数以上同期がはずれた場合
に動作するようになつており、瞬間的な同期はずれに、
その都度応答するのを避けるため設けられている。イン
ヒビツト回路１４はフレーム同期が得られている場合、
すなわち第２のアンドゲート１３の出力７が「０」の場
合、第１図上段に波形が示されているビツトクロツク信
号２をフレームカウンタ１５に供給し、第２のアンドゲ
ート１３の出力７が「１」の場合には供給を停止するよ
うになつている。
は第１のアンドゲート１２の出力５にはｌフレーム当り
１個の信号「１」が得られ、同期保護回路１７が動作す
れば第２のアンドゲートの出７にも同様な出力が得られ
る。同期保護回路１７は或回数以上同期がはずれた場合
に動作するようになつており、瞬間的な同期はずれに、
その都度応答するのを避けるため設けられている。イン
ヒビツト回路１４はフレーム同期が得られている場合、
すなわち第２のアンドゲート１３の出力７が「０」の場
合、第１図上段に波形が示されているビツトクロツク信
号２をフレームカウンタ１５に供給し、第２のアンドゲ
ート１３の出力７が「１」の場合には供給を停止するよ
うになつている。
フレームカウンタ１５はビツトクロツク信号２を計数し
てフレーム周期のクロツクを発生するが第２のアンドゲ
ートの出力７が「１」となりビツトクロツクの供給が停
止されると、フレーム周期のクロツクの位置がずれるよ
うになつており、新たにずれた位置についてフラグを探
知するようになつている。前述の従来形のフレーム同期
回路においてはフラグの不一致が検出され、かつ或回数
以上不一致が検出されて同期保護回路が動作すると必ず
フレームカウンタの計数を停止し、ハンチングによつて
フレーム同期用ビツト（フラグ）を探知しなければなら
ないため、前もつてフレーム同期はずれが予測できる場
合にも上述のハンチングを行いフレーム同期の確立に時
間を要するという問題点があつた。
てフレーム周期のクロツクを発生するが第２のアンドゲ
ートの出力７が「１」となりビツトクロツクの供給が停
止されると、フレーム周期のクロツクの位置がずれるよ
うになつており、新たにずれた位置についてフラグを探
知するようになつている。前述の従来形のフレーム同期
回路においてはフラグの不一致が検出され、かつ或回数
以上不一致が検出されて同期保護回路が動作すると必ず
フレームカウンタの計数を停止し、ハンチングによつて
フレーム同期用ビツト（フラグ）を探知しなければなら
ないため、前もつてフレーム同期はずれが予測できる場
合にも上述のハンチングを行いフレーム同期の確立に時
間を要するという問題点があつた。
本発明の目的は、前述の従来方式における問題点にかん
がみ、前もつでフレーム同期はずれが予測できる場合に
は、伝送信号内のコマンド又は手動によつてフレーム同
期の保持を行うようにし、それによりフレーム同期確立
時間の短縮を図ることにある。
がみ、前もつでフレーム同期はずれが予測できる場合に
は、伝送信号内のコマンド又は手動によつてフレーム同
期の保持を行うようにし、それによりフレーム同期確立
時間の短縮を図ることにある。
本発明においては、フレーム同期がはずれた場合に同期
信号のハンチングを行い再びフレーム同期をとるように
したデイジタルデータ伝送におけるフレーム同期方式に
おいて、前もつてフレーム同期はずれが予測できる場合
に、伝送信号内のコマンド又は手動による信号により、
フレーム同期がはずれた場合に行う同期信号のハンチン
グを行わノないようにし、それによりフレーム同期の保
持が伝送信号内のコマンド又は手動によつて行われるこ
とを特徴とするフレーム同期保持方式が提供される。
信号のハンチングを行い再びフレーム同期をとるように
したデイジタルデータ伝送におけるフレーム同期方式に
おいて、前もつてフレーム同期はずれが予測できる場合
に、伝送信号内のコマンド又は手動による信号により、
フレーム同期がはずれた場合に行う同期信号のハンチン
グを行わノないようにし、それによりフレーム同期の保
持が伝送信号内のコマンド又は手動によつて行われるこ
とを特徴とするフレーム同期保持方式が提供される。
本発明の一実施例としてのフレーム同期保持方式を行う
フレーム同期保持回路が第３図に示される。
フレーム同期保持回路が第３図に示される。
本回路は第２図の回路に比ベコマンド検出回路１８、オ
アゲート１９及びインヒビツト回路２０が追加されてい
る。なお第２図の回路と吋一の回路要素を形成する各回
路、ゲート、カウンタ及び信号については、同一の参照
番号を使用している。第３図の回路において、受信信号
１はコマノド検出回路１８の入力及び不一致検出回路１
１の１つの入カへ供給される。
アゲート１９及びインヒビツト回路２０が追加されてい
る。なお第２図の回路と吋一の回路要素を形成する各回
路、ゲート、カウンタ及び信号については、同一の参照
番号を使用している。第３図の回路において、受信信号
１はコマノド検出回路１８の入力及び不一致検出回路１
１の１つの入カへ供給される。
不一致検出回路１１の出力３は第１のアンドゲート１２
の１つの入カへ接続され、第１のアンドゲ゛一ト１２の
出力５はインヒビツト回路２０の１つの人カへ接続され
る。インヒビツト回路２０の出力５′は２つに分岐され
、そのうちの１つは第２のアンドゲー口３の１つの入力
に接続され、他の１つは同期保護回路１７の入カへ接続
される。同期保護回路１７の出力は第２のアンドゲート
１３の他の入力に接続され、第２のアンドゲ゛一ト１３
の出力７はインヒビツト回路１４の１つの入力に接続さ
れる。一方ビツトクロツク信号２はインヒビツト回路１
４の他の入力に供給され、インヒビツト回路１４の出力
８はフレームカウンタ１５の入カへ接続される。フレー
ムカウンタ１５の出力４は２つに分岐され、１つは第１
のアンドゲート１２の他の人カへ、他の１つは同期信号
発生回路１６の入カへ接続される。同期信号発生回路１
６の出力は不一致検出回路１１の他の入カへ接続されて
いる。手動信号９はオアゲート１９の１つの人カへ供給
され、コマンド検出回路１８の出力はオアゲート１９の
他の入力へ接続され、オアゲー口９の出力１０はインヒ
ビツト回路２０の他の入カへ接続されている。第３図の
回路について動作を説明する。受信信号１は不一致検出
回路１１においてフラグを探知され、同期信号発生回路
１６において出力されるフラグの基準信号と比較され、
受信信号中のフラグと同期信号発生回路１６からの信号
の不一致の検出が行われる。不一致検出回路１１は両人
力信号が−致した場合は「０」を不一致の場合は「１」
を出力３に出力する。第１のアンドゲート１２に供給さ
れるフレームカウンタ１５からの出力４はフレーム周期
のクロツクであるから、第１のアンドゲートの出力５に
は、不一致検出回路１１において不一致の場合、１フレ
ームに１回の周期の出力信号［１」が得られる。インヒ
ビツト回路２０はオアゲート１９からの出力信号１０が
「１」であれば第１のアンドゲートの出力５を通さない
ようになつているから、前もつてフレーム同期はずれが
予測できる場合に供給される手動信号９又はコマンド検
出回路１８からの信号はオアゲート１９及びインヒビツ
ト回路２０を介して第２のアンドゲートの出力５をオン
・オフできる。インヒビツト回路２０の出力５′は第２
のアンドゲート１３へ加えられるが同期保護回路１７に
よつて瞬間的に発生する不一致検出回路１１の不一致信
号を阻止して、或回数同期がはずれた場合に不一致信号
が第２のアンドゲートを通過できるようにしている。こ
のように出力された第２のアンドゲート１３の出力７は
インヒビツト回路１４へ加えられる。インヒビツト回路
１４においては第２のアンドゲート１３の出力７が「０
」であればビツトタロツク信号２をフレームカウンタ１
５へ供給する。７レームカウンタ１５はビツトクロツク
２を計数してフレーム周期のクロツクを発生する。
の１つの入カへ接続され、第１のアンドゲ゛一ト１２の
出力５はインヒビツト回路２０の１つの人カへ接続され
る。インヒビツト回路２０の出力５′は２つに分岐され
、そのうちの１つは第２のアンドゲー口３の１つの入力
に接続され、他の１つは同期保護回路１７の入カへ接続
される。同期保護回路１７の出力は第２のアンドゲート
１３の他の入力に接続され、第２のアンドゲ゛一ト１３
の出力７はインヒビツト回路１４の１つの入力に接続さ
れる。一方ビツトクロツク信号２はインヒビツト回路１
４の他の入力に供給され、インヒビツト回路１４の出力
８はフレームカウンタ１５の入カへ接続される。フレー
ムカウンタ１５の出力４は２つに分岐され、１つは第１
のアンドゲート１２の他の人カへ、他の１つは同期信号
発生回路１６の入カへ接続される。同期信号発生回路１
６の出力は不一致検出回路１１の他の入カへ接続されて
いる。手動信号９はオアゲート１９の１つの人カへ供給
され、コマンド検出回路１８の出力はオアゲート１９の
他の入力へ接続され、オアゲー口９の出力１０はインヒ
ビツト回路２０の他の入カへ接続されている。第３図の
回路について動作を説明する。受信信号１は不一致検出
回路１１においてフラグを探知され、同期信号発生回路
１６において出力されるフラグの基準信号と比較され、
受信信号中のフラグと同期信号発生回路１６からの信号
の不一致の検出が行われる。不一致検出回路１１は両人
力信号が−致した場合は「０」を不一致の場合は「１」
を出力３に出力する。第１のアンドゲート１２に供給さ
れるフレームカウンタ１５からの出力４はフレーム周期
のクロツクであるから、第１のアンドゲートの出力５に
は、不一致検出回路１１において不一致の場合、１フレ
ームに１回の周期の出力信号［１」が得られる。インヒ
ビツト回路２０はオアゲート１９からの出力信号１０が
「１」であれば第１のアンドゲートの出力５を通さない
ようになつているから、前もつてフレーム同期はずれが
予測できる場合に供給される手動信号９又はコマンド検
出回路１８からの信号はオアゲート１９及びインヒビツ
ト回路２０を介して第２のアンドゲートの出力５をオン
・オフできる。インヒビツト回路２０の出力５′は第２
のアンドゲート１３へ加えられるが同期保護回路１７に
よつて瞬間的に発生する不一致検出回路１１の不一致信
号を阻止して、或回数同期がはずれた場合に不一致信号
が第２のアンドゲートを通過できるようにしている。こ
のように出力された第２のアンドゲート１３の出力７は
インヒビツト回路１４へ加えられる。インヒビツト回路
１４においては第２のアンドゲート１３の出力７が「０
」であればビツトタロツク信号２をフレームカウンタ１
５へ供給する。７レームカウンタ１５はビツトクロツク
２を計数してフレーム周期のクロツクを発生する。
フレームカウンタ１５の人力のビツトクロツタがインヒ
ビツトされるとビツトクロツクの計数が中止されフレー
ムカウンタ１５の出力のフレーム周期のクロツクのタイ
ミングがずれて受信信号のうちのタイミングの異なる位
置についてフラグ信号を探すことになる。手動信号９は
例えば手動式スイツチ等のオン・オフにより発生する信
号を使用する。
ビツトされるとビツトクロツクの計数が中止されフレー
ムカウンタ１５の出力のフレーム周期のクロツクのタイ
ミングがずれて受信信号のうちのタイミングの異なる位
置についてフラグ信号を探すことになる。手動信号９は
例えば手動式スイツチ等のオン・オフにより発生する信
号を使用する。
コマンド検出回路１８は受信信号中のコマンドの位置に
収容されているコマンド信号を分離解読する回路である
。本発明によれば、前もつてフレーム同期はずれが予測
できる場合には、伝送信号内のコマンド又は手動によつ
てフレーム同期の保持を行うようにし、それによりフレ
ーム同期確立時間の短縮をすることができる。
収容されているコマンド信号を分離解読する回路である
。本発明によれば、前もつてフレーム同期はずれが予測
できる場合には、伝送信号内のコマンド又は手動によつ
てフレーム同期の保持を行うようにし、それによりフレ
ーム同期確立時間の短縮をすることができる。
第１図はＰＣＭ通信等に用いられるデイジタル信号を説
明するための図、第２図は従来形のフレーム同期回路の
プロツク回路図、第３図は本発明の実施例としてのフレ
ーム同期保持方式を行うノフレーム同期保持回路のプロ
ツク図である。 １１・・・・・・不一致検出回路、１２・・・・・・第
１のアンドゲート、１３・・・・・・第２のアンドゲー
ト、１４・・・・・・，インヒビツト回路、１５・・・
・・・フレームカウンタ、１６・・・・・・同期信号発
生回路、１７・・・・・・同期保護回；路、１８・・・
・・・コマンド検出回路、１９・・・・・・オアゲート
、２０・・・・・・インヒビツト回路。
明するための図、第２図は従来形のフレーム同期回路の
プロツク回路図、第３図は本発明の実施例としてのフレ
ーム同期保持方式を行うノフレーム同期保持回路のプロ
ツク図である。 １１・・・・・・不一致検出回路、１２・・・・・・第
１のアンドゲート、１３・・・・・・第２のアンドゲー
ト、１４・・・・・・，インヒビツト回路、１５・・・
・・・フレームカウンタ、１６・・・・・・同期信号発
生回路、１７・・・・・・同期保護回；路、１８・・・
・・・コマンド検出回路、１９・・・・・・オアゲート
、２０・・・・・・インヒビツト回路。
Claims (1)
- １ フレーム同期がはずれた場合に同期信号のハンチン
グを行い再びフレーム同期をとるようにしたディジタル
データ伝送におけるフレーム同期方式において、前もつ
てフレーム同期はずれが予測できる場合に、伝送信号内
のコマンド又は手動による信号により、フレーム同期が
はずれた場合に行う同期信号のハンチングを行わないよ
うにし、それによりフレーム同期の保持が伝送信号内の
コマンド又は手動によつて行われることを特徴とするフ
レーム同期保持方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56141647A JPS5925534B2 (ja) | 1981-09-10 | 1981-09-10 | フレ−ム同期保持方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56141647A JPS5925534B2 (ja) | 1981-09-10 | 1981-09-10 | フレ−ム同期保持方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5843645A JPS5843645A (ja) | 1983-03-14 |
| JPS5925534B2 true JPS5925534B2 (ja) | 1984-06-19 |
Family
ID=15296904
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56141647A Expired JPS5925534B2 (ja) | 1981-09-10 | 1981-09-10 | フレ−ム同期保持方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5925534B2 (ja) |
-
1981
- 1981-09-10 JP JP56141647A patent/JPS5925534B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5843645A (ja) | 1983-03-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5925534B2 (ja) | フレ−ム同期保持方式 | |
| JPS6118235A (ja) | デイジタル通信システムにおける同期方式 | |
| JPS5911057A (ja) | スタツフ同期回路 | |
| JPH0327636A (ja) | プレジオクロナスバッファ装置 | |
| JPS63171016A (ja) | パルス発生回路 | |
| JP2605051B2 (ja) | 通信装置 | |
| JPH01152890A (ja) | 印写装置 | |
| KR960001832Y1 (ko) | 사설교환기 디지탈 트렁크의 추출 클럭 안정 공급회로 | |
| JP2549472Y2 (ja) | フレーム同期保護回路 | |
| JPH0537500A (ja) | 伝送装置の網同期用のクロツク抽出方式 | |
| JPH0522278A (ja) | フレーム同期方式 | |
| JPH0457940U (ja) | ||
| JPH0787440B2 (ja) | 補助データ挿入回路 | |
| JPH11239121A (ja) | ディジタル通信装置 | |
| JPS57133741A (en) | Synchronizing line connector | |
| JPS6172443A (ja) | デイジタル多重化伝送システムの同期方式 | |
| JPS60180236A (ja) | 同期多重方式 | |
| JPH03136423A (ja) | パラレル／シリアル変換回路 | |
| JPH0318142A (ja) | データ速度変換回路 | |
| JPH01273446A (ja) | 時分割多重化装置のクロックインタフェイス回路 | |
| JPH10257040A (ja) | 位相設定回路 | |
| JPS63263934A (ja) | スタツフ多重変換装置 | |
| JPS6387833A (ja) | 固定スタツフビツトを利用したデ−タ伝送方法 | |
| JPH0522328A (ja) | 同期系リングシステム | |
| JP2003511905A (ja) | ２つのデータバスのための稼動方法 |