JPS5926124B2 - 位相同期回路 - Google Patents

Description

【発明の詳細な説明】 本発明は位相同期回路に関し、特にサンプリング回路を
含む位相同期回路に関する。

従来のサンプル回路を含む位相同期回路は可変周波数発
振器と、入力信号と上記可変周波数発振器の出力信号と
の位相差を検出する位相比較器と、上記位相比較器の出
力を固定周期でサンプリングするサンプリング回路と、
上記可変周波数発振器に制御信号を供給するために上記
サンプリング回路に接続され上記サンプリング回路の出
力電圧を保持するホールド回路とにより連成されていた
。

しかしながら、この回路において、サンプリング回路の
サンプリング周期を短く設定した場合、基準となる入力
信号（以下基準信号と呼ぶ）によって同期系が捕捉され
るまでの時間（以下引き込み時間と呼ぶ）は短くなり、
制御速度も速くなる反面、雑音帯域の増大により同期系
のジッターは増大する。

それ故基準信号に重畳、混入された雑音や不要な妨害波
に対しても、また同期系内に発生する雑音に対しても、
信号に対すると同様に追随する欠点をもつ。

逆にサンプリング周期を長く設定した場合には、雑音や
ジッターによる影響を低く抑えられる反面、引き込み時
間は長くなり、同期引き込み範囲も狭くなる欠点を持つ
。

したがって従来の様に固定したサンプリング周期をもつ
サンプリング回路を用いて構成されている位相同期回路
に於いて、短いサンプリング周期を持つサンプリング回
路によって得られる広い引き込み範囲と敏速な応答特性
と、長いサンプリング周期のサンプリング回路で得られ
る強い雑音除去特性とを共に満足する事は出来ず、必要
に応じて両者の間の妥協点にサンプリング周期を設定し
なければならない欠点があった。

本発明の目的は、同期状態を監視し、同期系の同期状態
に応じてサンプリング回路のサンプリング周期を変化さ
せることにより、同期引き込み範囲の減少、並びに、制
御特性、応答特性の劣化を来す事なく雑音除去特性のよ
い位相同期回路を提供することにある。

本発明によれば可変周波数発振器と、入力信号と上記可
変周波数発振器の出力信号との位相差を検出する位相比
較器と、上記位相比較器の出力をサンプリングするサン
プリング回路と、上記可変周波数発振器に制御信号を供
給するために上記すンプリング回路に接続され上記サン
プリング回路の出力電圧を保持するホールド回路とによ
り構成される位相同期回路に於て、上記位相同期回路の
同期状態を監視し、その監視結果に基づいて上記サンプ
リング回路のサンプリング周期を制御することを特徴と
する位相同期回路が得られる。

以下図面を参照して本発明をより詳細に説明する。

第１図は従来の位相同期回路の原理図であって１は基準
信号入力端子、２は位相比較器、３は比較信号（電圧制
御発振器の出力信号のことであって以下同様とする。

）入力端子、４は電圧制御発振器、５はサンプリング回
路、６はホールド回路である。

基準信号入力端子１に基準信号が加えられると、位相比
較器２は、比較信号入力端子３に加わる電圧制御発振器
４の出力信号との位相差を検出し、その位相差に応じた
誤差信号をサンプリング回路５に供給する。

この誤差信号は、サンプリング回路５によって周期的に
サンプリングされ、瞬時値のパルス列（サンプル値信号
）となってホールド回路６に送られ、ホールド回路６の
瞬時値保持作用により、連続信号となって、基準信号の
位相に比較信号の位相が一致するよう電圧制御発振器４
を制御する。

この場合サンプリング回路のサンプリング周期は固定で
あるため、強い雑音除去特性と敏速な応答特性を兼ね備
えることは出来ない。

第２図は本発明の実施例を示すブ田ンク図であって、第
１図の回路に於けるサンプリング回路５をサンプリング
周期可変サンプリング回路５′とし、更に同期監視器７
、制御器８を備えである。

第６図ａ ＝ ｆおよび第７図ａ−ｆは第２図の実施例
の各部の波形を示したものであり、第６図ａ ＝ ｆは
、位相同期ループが非同期状態の場合を、第７図ａ〜ｆ
は同期状態の場合を示している。

なお、第７図の時間Ｔは第６図のそれより縮めて表示し
である。

本同期系が同期はずれの状態にあるとき、第６図ａの基
準信号と第６図すの電圧制御発振器４の出力の位相差が
位相比較器２で比較検出される。

第６図Ｃのような位相比較器２の出力が速い速度で変化
すると、同期監視器７が動作し警報信号を制御器８に送
出し、制御器８ではサンプリング同期可変サンプリング
回路５′のサンプリング周期を第６図ｄに示す如く短く
する操作を行なうようにすると糸の応答速度は高められ
、基準信号と比較信号の位相は迅速な一致をみる。

同期系が同期状態すなわち基準信号（第７図ａ）と電圧
制御発振器４の出力（第７図ｂ）の周波数が一致した状
態に至ると、位相比較器２の出力（第７図Ｃ）の変化は
無くなり、同期監視器７は動作を停止し、制御器８・＼
の警報信号も停止されろためサンプリング周期可変サン
プリング回路５′のサンプリング第７図ｄに示す如く制
御器８によって長くされる。

同期状態では電圧制御発振器４の周波数は一定に保たれ
ているため、サンプリング後の出力信号（第７図ｅ）も
一定となり、ホールド回路６で積分した後の出力信号（
第７図ｆ）もほとんど変化が無いため、サンプリング周
期を長くしようと短くしようとループの動作自体には影
響はない。

このため同期状態ではサンプリング周期を長くすること
により位相同期ループの動作に影響を与えることなく外
乱に対する応答速度は低下し、結果として強い雑音除去
特性をもつことになる。

第３図は、第２図の具体的回路である。

同期監視器７は、一般に用いられるＡＭ検波器であり位
相比較器２の誤差信号が同期はずれにより変動した場合
はグランド電位を、同期状態では正の電圧を制御器８に
供給する。

制御器８は抵抗Ｒ１，Ｒ２、コンデンサＣ１およびダイ
オードＤ１ で構成されている。

グランド電位が制御器８に供給された場合、ダイオード
Ｄ１は導通し、コンデンサＣ１の電荷は直ちに放電され
、電圧制御マルチバイブレーク（ＶＣＭ）９にはグラン
ド電位が供給され、周波数は直ちに上昇する。

逆に制御器８に正の電圧が供給された場合には、ダイオ
ードＤ１は遮断状態となり、抵抗Ｒ１を通じてコンデン
サＣ１と抵抗Ｒ２で決定される時定数に従ってコンデン
サＣ１は正に充電されＶＣＭ９の周波数は漸次低下する
。

ＶＣＭ９の出力パルスは波形整形器１０により、幅の狭
いパルスに変換される。

、この波形整形器１０はＮＡＮＤ、ＡＮハ回路、抵抗Ｒ
３およびコンデンサＣ２で構成されている。

この波形整形器１０の出力はアナログスイッチ１１に加
えられ、アナログゲート１１では、このパルスが加えら
れている間だけ導通し、位相比較器２の出力信号ホール
ド回路（コンデンサＣ３）６に送る。

このホールド回路６の出力により電圧制御発振器４を制
御する。

同期監視器７は電圧制御発振器４の出力信号と入力端子
１の信号の位相を比較する位相比較器でもよい。

この場合は制御器８を省いてもよい。なお、ＶＣＭ９の
周波数は前述したように同期はずれの時には高くな・る
。

すなわち、サンプリングの周期は短かくなる。

従って、同期引き込み時間を短かくするためにこのサン
プリング周期を入力信号の周期より短かくするとよい。

また、同期状態においては、ＶＣＭ９の出力周波数、す
なわち、サンプリング周期は、雑音等の外乱によっても
ループを安定に維持するように選定され、一般に入力信
号の周期よりも相当長く選定される。

第４図は他の実施例のブロック図であって、サンプリン
グ周期可変サンプリング回路５′／に位相比較器の役割
も兼用させたものであり、さらに波形整形器１２（これ
は除いてもよい）を備えている。

基準信号はまず波形整形器１２によって、三角波、又は
鋸歯状波、又は矩形波に変換されてサンプリング周期可
変サンプリング５″に加えられ、サンプリング周期可変
サンプリング回路５ Ｉ＋では、この信号を電圧制御発
振器４の出力信号を分周した信号の周期でサンプリング
する。

サンプリング周期の制御は分局比を変えることにより行
ない制御方法は前記実施例と同様である。

第５図は、第４図の具体例である。

波形変換器１２は、一般に使用される積分器、ブートス
トラップ回路等であり（除くことも可能）基準信号は、
ここで三角波又は鋸歯状態、又は矩形波に変換され、ア
ナログスイッチ１１に加えられる。

同期監視器７よりグランドレベルの電圧がダイオードＤ
２のカソード側に加えられると、ダイオードＤ２は導通
し、ＦＦ（１）〜ＦＦ（Ｎ）のクリア端子を直ちにグラ
ンドレベルに移行させ、ＯＲ（１）〜０Ｒ（Ｎ）回路を
通じて分周されない信号が出力され、これは波形整形器
１０の回路で細い幅のパルスに変換され、アナログスイ
ッチ１１のゲート端子に加えられる、逆に同期監視器７
より正の電圧がダイオードＤ２のカソードに加えられる
とダイオードＤ２は遮断され、抵抗Ｒ４を通じて抵抗Ｒ
５、コンデンサＣ３で決定される時定数に従って、コン
デンサＣ３は充電されるが、フリップ、フロップＦＦ（
１）〜ＦＦ（Ｎ）の各時定数は、わずかづつずれて設定
されている為、同時に分周動作は開始せず、徐々に分周
比は上昇し、出力周波数も漸次低下する。

以上説明した様に、雑音や不要な妨害波の含まれた基準
信号に比較信号の位相を一致させる場合、引き込み範囲
の減少、引き込み速度応答特性の劣化を来たすことなく
、かつ雑音等によって比較信号が受ける影響を低減する
ことが出来、一例として掲げれば、搬送波抑圧単側波帯
方式に於て、親局から送られる同期パイロットによって
子局局部発振器に位相同期をかけることが一般に行なわ
れるが、この場合、着信パイロット信号の状態、変化に
対して極力高速応答をすることと通常パイロット信号に
含まれている雑音や外乱による影響はできるだけ少ない
ことという２つの条件が要求されるが、本発明による同
期方式によれば、この条件を共に満たし、より安定な通
信を確保できる。

【図面の簡単な説明】

第１図は従来の回路のブロック図、第２図は本発時のブ
ロック図、第３図は第２図の具体例、第４図は本発明の
他の実施例、第５図は第４図の具体例第６図ａ −ｆは
第２図の回路の非同期状態の動作を説明するための各部
の波形のタイムチャート図、第７ａ−ｆは第２図の回路
の同期状態の動作を説明するための各部の波形のタイム
チャート図である。 １．１’、１′“・・・・・・基準信号入力端子、２・
・・・・・位相比較器、３・・・・・・比較信号入力端
子、４・・・・・・電圧制御発振器、５ 、５’、 ５
” ・・・・・・サンプリング回路、６・・・・・・ホ
ールド回路、７・・・・・・同期監視器、８・・・・・
・制御器、９・・・・・・電圧制御マルチバイブレーク
、１０・・・・・・波形整形器、１１・・・・・・アナ
ログスイッチ、１２・・・・・・波形整形器。

Claims (1)

【特許請求の範囲】
1. １ 可変周波数発振器と、入力信号と上記可変周波数発
   振器の出力信号との位相差を検出する位相比較器と、上
   記位相比較器の出力をサンプリングするサンプリング回
   路と、上記可変周波数発振器に制御信号を供給するため
   に上記サンプリング回路に接続され上記サンプリング回
   路の出力電圧を保持するホールド回路とにより構成され
   る位相同期回路に於て、上記位相同期回路の同期および
   非同期状態を監視する第１の手段と、前記第１の手段の
   出力に応答して上記サンプリング回路のサンプリング周
   期を可変する第２の手段とを備えたたとを特徴とする位
   相同期回路。