JPS5927095B2 - フルオ−トワイヤボンディングのパタ−ン検出方法 - Google Patents
フルオ−トワイヤボンディングのパタ−ン検出方法Info
- Publication number
- JPS5927095B2 JPS5927095B2 JP55098074A JP9807480A JPS5927095B2 JP S5927095 B2 JPS5927095 B2 JP S5927095B2 JP 55098074 A JP55098074 A JP 55098074A JP 9807480 A JP9807480 A JP 9807480A JP S5927095 B2 JPS5927095 B2 JP S5927095B2
- Authority
- JP
- Japan
- Prior art keywords
- fully automatic
- wire bonding
- automatic wire
- bonding
- detection method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0266—Marks, test patterns or identification means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/328—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by welding
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Wire Bonding (AREA)
Description
【発明の詳細な説明】
本発明はフルオートワイヤボンディングにおけるパター
ン検出方法の改良に関する。
ン検出方法の改良に関する。
一般に、フルオートワイヤボンディングはコンピュータ
で制御される被ボンディング基板位置検出装置及びボン
ディングパターン認識処理装置並びに前記基板の正規位
置記憶装置を具備したワイヤボンダにて、複数個所のワ
イヤボンディングを自動的に順次行なう方法であり、生
産性が優れかつ製品品質が安定化する等の利点を有する
ためハイブリッドＩＣ及びＬＳＩの製造手段として広く
使用されるようになつた。
で制御される被ボンディング基板位置検出装置及びボン
ディングパターン認識処理装置並びに前記基板の正規位
置記憶装置を具備したワイヤボンダにて、複数個所のワ
イヤボンディングを自動的に順次行なう方法であり、生
産性が優れかつ製品品質が安定化する等の利点を有する
ためハイブリッドＩＣ及びＬＳＩの製造手段として広く
使用されるようになつた。
そして従来、前記被ボンディング基板の位置検出は、該
基板上に膜形成された２つのパターンのＸ−Ｙ座標又は
１つのパターンのＸ−Ｙ座標と傾きとを、該パターン画
像の変換された二値化信号（明・暗）により検出してい
た。即ち、例えば第１図に示す如くボンディングパター
ン（パット）１及び２と回路パターン３及び４とその他
の回路素子（図示せず）などを膜形成し回路素子５を搭
載したハイブリッドＩＣ基板６は、まずフルオートボン
ダのボンディングテーブル□に固定される。次いで、予
め設定した基板６上の２つの位置検出パターン例えばパ
ターン３及び４の画像を２値化してビデイコン（撮像管
）上に写し出し、それらが予め正規の位置にあるべき座
標として入力されていたデータと比較して位置補正演算
が行なわれる。次いで、パッド１及び２と回路素子５並
びに図示しないその他の所要間をワイヤ８にて順次接続
するに際し、各ボンディング位置は前記補正演算データ
に基づいてそれぞれ補正され、所要回路が構成されるよ
うになる。しかし、かかる従来方法において基板６の位
置はその表面に膜形成した位置検出パターンに光を照射
し、その反射光による明と暗の２値化画像から検出して
いた。
基板上に膜形成された２つのパターンのＸ−Ｙ座標又は
１つのパターンのＸ−Ｙ座標と傾きとを、該パターン画
像の変換された二値化信号（明・暗）により検出してい
た。即ち、例えば第１図に示す如くボンディングパター
ン（パット）１及び２と回路パターン３及び４とその他
の回路素子（図示せず）などを膜形成し回路素子５を搭
載したハイブリッドＩＣ基板６は、まずフルオートボン
ダのボンディングテーブル□に固定される。次いで、予
め設定した基板６上の２つの位置検出パターン例えばパ
ターン３及び４の画像を２値化してビデイコン（撮像管
）上に写し出し、それらが予め正規の位置にあるべき座
標として入力されていたデータと比較して位置補正演算
が行なわれる。次いで、パッド１及び２と回路素子５並
びに図示しないその他の所要間をワイヤ８にて順次接続
するに際し、各ボンディング位置は前記補正演算データ
に基づいてそれぞれ補正され、所要回路が構成されるよ
うになる。しかし、かかる従来方法において基板６の位
置はその表面に膜形成した位置検出パターンに光を照射
し、その反射光による明と暗の２値化画像から検出して
いた。
従つて、該パターンが厚膜形成されて表面粗度が粗い場
合、及びパターン表面輝度が悪い場合等により前記２値
化のレベル差が小さくなり、その画像検出が著しく困難
になることがあつた。本発明の目的は前記欠点を除去す
ることであり、この目的はワイヤボンディングされる回
路基板の表面が鏡面仕上げされていることにかんがみ、
該回路基板にｌ対の貫通孔を設け、該貫通孔の位置情報
によつて前記回路基板のパターン認識補正を行なわしめ
ることを特徴としたフルオートワイヤボンディングのパ
ターン検出方法を提供して達成される。
合、及びパターン表面輝度が悪い場合等により前記２値
化のレベル差が小さくなり、その画像検出が著しく困難
になることがあつた。本発明の目的は前記欠点を除去す
ることであり、この目的はワイヤボンディングされる回
路基板の表面が鏡面仕上げされていることにかんがみ、
該回路基板にｌ対の貫通孔を設け、該貫通孔の位置情報
によつて前記回路基板のパターン認識補正を行なわしめ
ることを特徴としたフルオートワイヤボンディングのパ
ターン検出方法を提供して達成される。
以下、本発明の一実施例に係わる第２図を用いて本発明
を説明する。
を説明する。
第２図において、従来と同様構成になるフルオートワイ
ヤボンダのボンデイングテーブル１１に固定されたハイ
ブリツドＩＣ基板１２は、対向する１対の貫通孔１３及
び１４を有するとともに、上面にパツド１５及び１６と
回路パターン１７及び１８とその他の回路素子（図示せ
ず）などが膜形成され回路素子１９を搭載してある。
ヤボンダのボンデイングテーブル１１に固定されたハイ
ブリツドＩＣ基板１２は、対向する１対の貫通孔１３及
び１４を有するとともに、上面にパツド１５及び１６と
回路パターン１７及び１８とその他の回路素子（図示せ
ず）などが膜形成され回路素子１９を搭載してある。
そして、基板１２の正規位置からのずれは、投下光を照
射してなる貫通孔１３及び１４の画像をビデイコンに写
し出してその位置を検出し、前記正規位置からの補正演
算が行なわれる。その際貫通孔１３及び１４の画像は、
基板１２の表面がそこに回路素子を膜形成するため鏡面
仕上げされていることにより、２値化（明・暗）レベル
差の大きいものとなつてその位置検出精度が高められる
ようになる。次いで、パツド１５及び１６と回路素子１
９並びに図示しないその他の所要間を、前記補正演算デ
ータに基づいてそれぞれ補正し、ワイヤ２０にて順次接
続してボンデイング作業を完了する。なお、前記実施例
において貫通孔１３及び１４は、基板１２の位置検出用
に設けたが、搭載回路素子用の貫通孔を複数個有する基
板においては、該貫通孔を利用して基板位置検出をする
ことができる。以上説明したように、本発明のフルオー
トワイヤボンデイングパターン検出方法によれば、回路
基板に膜形成された回路パターンの品位に関係なく、常
時確実かつ正確なパターン位置の検出が行なわれるため
、フルオートワイヤボンデイングの適用を拡大するとと
もに、ボンデイング工程の製造歩留りを向上し得た実用
上の効果が顕著である。
射してなる貫通孔１３及び１４の画像をビデイコンに写
し出してその位置を検出し、前記正規位置からの補正演
算が行なわれる。その際貫通孔１３及び１４の画像は、
基板１２の表面がそこに回路素子を膜形成するため鏡面
仕上げされていることにより、２値化（明・暗）レベル
差の大きいものとなつてその位置検出精度が高められる
ようになる。次いで、パツド１５及び１６と回路素子１
９並びに図示しないその他の所要間を、前記補正演算デ
ータに基づいてそれぞれ補正し、ワイヤ２０にて順次接
続してボンデイング作業を完了する。なお、前記実施例
において貫通孔１３及び１４は、基板１２の位置検出用
に設けたが、搭載回路素子用の貫通孔を複数個有する基
板においては、該貫通孔を利用して基板位置検出をする
ことができる。以上説明したように、本発明のフルオー
トワイヤボンデイングパターン検出方法によれば、回路
基板に膜形成された回路パターンの品位に関係なく、常
時確実かつ正確なパターン位置の検出が行なわれるため
、フルオートワイヤボンデイングの適用を拡大するとと
もに、ボンデイング工程の製造歩留りを向上し得た実用
上の効果が顕著である。
第１図は従来のフルオートワイヤボンデイングパターン
検出方法における回路基板構成を示す断面図、第２図は
本発明の一実施例に係わるフルオートワイヤボンデイン
グパターン検出方法における回路基板構成を示す断面図
である。 なお、図において１と２と１５と１６はボンデイングパ
ターン（パツド）、３と４は回路パターン（位置検出パ
ターン）、５と１９は搭載回路素子、６と１２は回路基
板、７と１１はボンデイングテーブル、８と２０はボン
デイングワイヤ、１３と１４は貫通孔、１７と１８は回
路パターンを示す。
検出方法における回路基板構成を示す断面図、第２図は
本発明の一実施例に係わるフルオートワイヤボンデイン
グパターン検出方法における回路基板構成を示す断面図
である。 なお、図において１と２と１５と１６はボンデイングパ
ターン（パツド）、３と４は回路パターン（位置検出パ
ターン）、５と１９は搭載回路素子、６と１２は回路基
板、７と１１はボンデイングテーブル、８と２０はボン
デイングワイヤ、１３と１４は貫通孔、１７と１８は回
路パターンを示す。
Claims (1)
- １ 回路素子が膜形成された回路基板をボンディングテ
ーブルに固定し、パターン認識処理によつて検出された
前記回路基板の位置ずれ情報に基づいてボンディング位
置が自動補正されるフルオートワイヤボンディングにお
いて、回路基板には１対の貫通孔を設け、該貫通孔の位
置情報によつて回路基板のパターン認識補正を行なわし
めることを特徴としたフルオートワイヤボンディングの
パターン検出方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55098074A JPS5927095B2 (ja) | 1980-07-17 | 1980-07-17 | フルオ−トワイヤボンディングのパタ−ン検出方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55098074A JPS5927095B2 (ja) | 1980-07-17 | 1980-07-17 | フルオ−トワイヤボンディングのパタ−ン検出方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5723234A JPS5723234A (en) | 1982-02-06 |
| JPS5927095B2 true JPS5927095B2 (ja) | 1984-07-03 |
Family
ID=14210193
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP55098074A Expired JPS5927095B2 (ja) | 1980-07-17 | 1980-07-17 | フルオ−トワイヤボンディングのパタ−ン検出方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5927095B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0710680Y2 (ja) * | 1989-11-20 | 1995-03-15 | 日本電熱株式会社 | コーヒーメーカの濾過部バスケットカバー |
| US20130108829A1 (en) * | 2011-10-26 | 2013-05-02 | Ronald M. Smith | Stamped feature for visual pattern recognition |
-
1980
- 1980-07-17 JP JP55098074A patent/JPS5927095B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5723234A (en) | 1982-02-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2953736B2 (ja) | 半田の形状検査方法 | |
| JP2005140663A (ja) | 配線パターン検査装置及び方法 | |
| JPS5927095B2 (ja) | フルオ−トワイヤボンディングのパタ−ン検出方法 | |
| JPS635243A (ja) | Ｉｃリード曲り検出方法 | |
| JP3225067B2 (ja) | リード測定方法 | |
| JPS6337479A (ja) | パタ−ン認識装置 | |
| JPS59150433A (ja) | ワイヤ検査装置 | |
| JP2533375B2 (ja) | テ―プボンディングにおけるリ―ドとバンプの位置検出方法 | |
| JP3084744B2 (ja) | 半田付状態の外観検査方法 | |
| JP2682581B2 (ja) | ボンディングワイヤの形状検査方法 | |
| JP2940213B2 (ja) | 半田の外観検査のためのチェックエリアの設定方法 | |
| JPS62291126A (ja) | パタ−ン認識マ−ク | |
| JPS6269599A (ja) | 搭載物検査装置 | |
| JPH02118409A (ja) | リードフレームの外観検査装置 | |
| JP3480641B2 (ja) | パターンの検査方法 | |
| JPS62239039A (ja) | プリント回路板検査装置 | |
| JP2000201000A (ja) | 回路基板の位置決め方法及び回路基板 | |
| JP3265144B2 (ja) | リード印刷パターンにおける滲み検出方法 | |
| JP2954498B2 (ja) | 電子部品の接合部位置推認方法 | |
| JPS6473205A (en) | Apparatus for inspecting soldering of printed wiring board | |
| JPS62266403A (ja) | 三次元物体の位置認識装置 | |
| JPH0685016A (ja) | 半導体チップ検査装置 | |
| JPS61243304A (ja) | 実装基板の外観検査方式 | |
| JPS5867033A (ja) | ワイヤボンデイング方法 | |
| JPH05335390A (ja) | ボンディングワイヤ検査装置 |