JPS5927490B2 - 集積回路 - Google Patents

Description

【発明の詳細な説明】 本発明は分周９機能を有する集積回路に関するももので
ある。

一般に集積回路はパッケージの端子（ピン）数に制約が
あって、自由に端子数を増すことができないため、集積
回路内に盛り込みたい機能があっても、全てを盛り込む
ことができない場合がある。

本発明は、そのような集積回路独特の短所を補ない、集
積回路の端子を有効に活用して集積回路内により多くの
機能を持たせ得るように工夫した集積回路を提供するも
のである。

以下、本発明を図示の実施例に基いて説明する。

第１図は本発明の一実施例の回路構成図であり、第２図
および第３図はその動作を説明するための信号波形図で
ある。

第１図において、トランジスタＱ１．Ｑ２．Ｑ３゜Ｑ４
’Ｑ５と抵抗Ｒ２、Ｒ３、Ｒ４ｔ Ｒ５ｔ Ｒｅおよび
電流源■１．Ｉ２．■３で構成さ悩一点鎖線で囲んだ回
路１は周知のＴ型フリップフロップ回路より成る分周回
路であり、これは端子Ｔ１に第２図ａに示すような電圧
が印加されると、端子Ｔ３に第２図すに示すように１／
２分周された波形を出力するものである。

さらに制御回路を構成するトランジスフＱ６をトランジ
スタＱ２と並列に接続することにより、前記回路１、従
ってＴ型フリップフロップ回路の動作を制御するように
している。

すなわち、トランジスタＱ６が遮断している時は、上記
回路１はフリップフロップ動作、従って分周動作を行な
うが、トランジスタＱ６が導通ずると、トランジスタＱ
２〜Ｑ５、抵抗Ｒ３〜Ｒ６、電流源１１〜■３で構成さ
れる回路は単なるインパークとして働らき、入力端子Ｔ
１に第２図ａに示すような電圧が印加された時、端子Ｔ
３には、その第２図ａの電圧と同じ操返し周期をもつ第
２図Ｃに示すような波形の電圧を出力する。

すなわち、第１図の回路１はトランジスタＱ６の遮断、
導通により、分周動作をするか否かの２様の状態に制御
される。

更に第１図の実施例では、コンデンサＣと抵抗Ｒ７より
成る微分回路の出力点が端子Ｔ２１ に接続され、その
微分回路の直流バイアス電圧がスイッチＳにより、アー
スと電源■。

０のいずれかに切換えられるように構成されている。

さらに上記端子Ｔ２′はコンパレータＣＯ０の（ト）入
力端子、コンパレータＣＯ２の（ハ）入力端子、コンパ
レータＣＯ３の（ト）入力端子に接続され、コンパレー
タＣＯ１，ＣＯ２゜ＣＯ３の他方の入力端子はそれぞれ
基準電圧ｖ１゜（Ｖｃｃ Ｖ２ ） ｔ Ｖ３が与え
られており、これらの基準電圧の大小開光は（ＶＯＯＶ
２）＞Ｖｌ＞Ｖ３のように設定されている。

コンパレータＣＯ１の出力端子は前記の抵抗Ｒ１を介し
てトランジスタＱ６ノヘースに接続されている。

また、コンパレータＣＯ２，Ｃ０３の出力はアンド回路
Ａにそれぞれ入力されるようになされ、さらにアンド回
路Ａの出力端子は端子Ｔ４に接続されている。

上記コンパレータＣＯ２，Ｃ０３とアンド回路Ａを含め
て構成される第１．図で点線で囲んだ回路は端子Ｔ２の
電圧Ｖ Ｔ ２’が ■３〈■Ｔ２′〈■ｃｃ−■２ の時に端子Ｔ４の電圧をハイレベルにし、また、端子Ｔ
２の電圧が上記以外の範囲にある場合には端子Ｔ４をロ
ーレベルにするという働らきをなすパルス信号処理回路
２を構成している。

ここで、端子Ｔ２に第３図ａのような矩形波で、その振
幅が１／２ｖｃｃより小さく、かつ、電圧ｖ２゜ｖ３の
大きさより大きい信号を入力すると、スイッチＳがアー
ス側に接続されている場合には端子Ｔ２′には第３図す
に示すような波形の信号（微分パルス）カ現われる。

この場合、コンパレータＣＯ１の基準電圧■１を１／２
ＶＯＯに選べば、端子Ｔ２′に現われる電圧波形はアー
スを中心に波高値が１／２Ｖｃｃより小さなパルス状の
ものであるため、端子Ｔ２の電圧は常に■１より小さい
。

そのため、コンパレータＣＯ１の出力は常にロールレベ
であり、従ってトランジスタＱ６は遮断状態となって第
１図に一点鎖線で囲んだ回路１はＴ型フリップフロップ
回路として動作する。

さらにパルス信号処理回路２は、端子Ｔ２′の電圧が■
３より大きくなった場合に端子Ｔ４をハイレベルにする
ため、第３図Ｃのようなパルスを端子Ｔ４に出力する。

また、スイッチＳが電源ＶＯＯ側に接続された場合には
、端子Ｔ２′には第３図ｄに示すようすｖ。

０を中心にパルスが重畳された波形の電圧が現われる。

端子Ｔ２への入力信号の振幅は１／２ｖｃｃより小さく
、かつ、電圧■２の太きさより大きく設定されており、
端子Ｔ２′に現われるパルス電圧波形の波高値も１／２
■ｃｃより小さい。

従って、端子Ｔ２′に現われる電圧波形は常に１／２Ｖ
ＯＯより高い電圧であって、Ｖ１＝１／２ＶＯＯのよう
にｖｌの電圧を設定しておけば、Ｔ２′の電圧は常にコ
ンパレークの基準電圧ｖ１より高くなり、コンパレータ
Ｃ０１の出力は常にハイレベルとなってトランジスタＱ
６を通算させる。

そのため、第１図に一点鎖線で囲んだ回路１はＴ型フリ
ップフロップ回路としては働かす分周動作をしない。

また、第１図に点線で囲んだパルス信号処理回路２は端
子Ｔ２′の電圧が■ｃＣＶ２以下に下った時のみ端子Ｔ
４をハイレベルにするため、第３図ｅに示すような波形
の電圧を端子Ｔ４に出力する。

すなわち、以上の説明から明らかなように、コンデンサ
Ｃと抵抗Ｒ７で構成される微分回路の直流バイアス電圧
をアースにするか電源電圧■。

０にするかによって、パルス信号処理回路２の出力は第
３図のＣとｅに示すようなものとなる。

これらは位相がずれているだけであり、電圧ｖ２．■３
を等しくすれば周期、パルス幅は全く同一のままである
。

これに対し、第１図に一点鎖線で囲んだ回路１は分周す
るか否かの切換えが行なわれていることが明らかである
。

従って、端子Ｔ２は、周波数情報としてのパルス入力端
子とすることができると共に、それに現われる直流バイ
アス電圧の変化で、集積回路内部の回路１を分周動作さ
せる状態と分周動作させない状態のいずれかに選択設定
しうる端子として利用できる。

次に、以上の動作を行なう本実施例を例えば一定回転数
で回転するレコードプレーヤを駆動するモータの回転制
御回路に応用した場合について説明する。

第１図で、端子Ｔ１にはモータ（図示せず）と連結され
てモータの回転数情報を出力する周波数発電機（以下、
ＦＧと略称する）の出力が印加され、端子Ｔ２には一定
周波数の基準パルス信号が印加される。

端子Ｔ１に加えられた信号は回路１により、スイッチＳ
がアース側に接続された時に分周され、スイッチＳがＶ
ＯＯ側に接続された時には分周されずに位相反転して端
子Ｔ３に出力されることは前記した通りである。

また、端子Ｔ２に印加された基準パルス信号はパルス信
号処理回路２を介して同周波数で端子Ｔ４に出力される
。

レコードプレーヤを駆動するモータは、端子Ｔ４に現わ
れる基準パルス信号と端子Ｔ３に現われるモータ回転情
報信号の位相差に比例した電流が供給されることにより
、その定回転性が保たれる。

この時、レコードプレーヤが定回転中は端子Ｔ３ と端
子Ｔ４の信号周波数は一致している。

スイッチＳがアースか■ｃｃのどちらか一方に接続され
ている状態、すなわち回路１が分周動作するかしないか
で次の特徴が生じる。

■ スイッチＳがアース側、すなわち回路１が分周動作
する時は、端子Ｔ１の信号周波数に比べ、位相差を出す
ための検出回数が１／２に減るため、ややモータの応答
性が悪くなる。

しかし、その反面、位相ずれに対する最大誤差位相はＦ
Ｇ出力信号の２周期分まで大きくとれるため、位相誤差
検出のダイナミックレンジを大きくすることができる。

■ スイッチＳがＶＣＣＩｌＩｌ、すなわち回路１が分
周動作をしない時は、位相差を出すための検出回数は端
子Ｔ１の信号周波数に等しく、位相誤差の検出が早く出
来るため、モータの応答性は良くなる。

しかし、その反面、位相誤差の最大幅はＦＧ出力信号の
１周期分と小さくなる。

すなわち、スイッチＳをアース側にするか、ＶＯＯ側に
するかによって、位相誤差の検出ダイナミックレンジを
採るか、モータの応答性を採るかの選択が可能である。

制御対象とするモータや機器によって、上記の２つの特
性のどちらを選ぶかは異なる場合が多い。

しかるに本発明によれば端子数を増加せずに、上記２つ
の特性の選択を可能とじつる。

以上のように本発明は、１つの端子（第１図の実施例に
おけるＴ２′に相当）に直流バイアス電圧とパルス信号
とを重畳して印加することにより異種情報を入力可能と
し、全体的に端子数を増加させない集積回路が実現でき
るもので、集積回路の高集積化、高機能化、汎用化を実
現する上で多大の効果をもたらすものである。

【図面の簡単な説明】

第１図は本発明の一実施例の回路図、第２図ａ。 ｂ、ｃおよび第３図ａ、ｂ、ｃ、ｄ、ｅは第１図におけ
る各部の信号波形図である。 １・・・・・・回路、２・・・・・・パルス信号処理回
路、Ｔ１゜Ｔ２’、 Ｔ３． Ｔ４・・・・・・端子、
Ｑｌｌ Ｑ２ ｊ Ｑ３ｊ Ｑ４ ｊＱ５． Ｑ６・・
・・・・トランジスタ、ＣＯｌ、ＣＯ２，ＣＯ３・・・
・・・コンパレータ、Ａ・・・・・・アント回路、■１
．Ｖ２゜■３・・・・・・基準電圧、ＶＯＯ・・・・・
・電源電圧。

Claims (1)

1. 【特許請求の範囲】 １ 分周動作を行ないうる回路と、直流バイアス電圧の
   切換えに応じて前記分周動作を行ないつる回路の分周動
   作状態と非分周動作状態のいずれかの状態に設定しつる
   バイアス切換回路を含む制御回路と、入力部が前記バイ
   アス切換回路の一端子に接続され前記分周動作を行ない
   つる回路への入力信号とは無関係のパルス信号処理を行
   なうパルス信号処理回路と、前記バイアス切換回路の一
   端子に、前記パルス信号処理回路に入力すべきパルス信
   号を供給する入力回路とを具備し、直流バイアス電圧に
   重畳されたパルス信号を前記バイアス切換回路の一端子
   と該端子に接続された前記パルス信号処理回路の入力端
   子に入力する構成であり、前記バイアス切換回路によっ
   て設定される前記直流バイアス電圧に応じて前記制御回
   路は前記分周動作を行ないうる回路の分周か非分周かを
   選択すると共に、前記パルス信号処理回路は前記直流バ
   イアス電圧の設定に関係なくパルス信号を処理するよう
   に構成され、１つの入力端子から、分周動作状態と非分
   周動作状態の設定指令と、該指令とは異なる別系統のパ
   ルス指令の２つの入力信号を入力可能としたことを特徴
   とする集積回路。 ２ 分周動作を行ないうる回路はフリップフロップ回路
   を含めて構成され、制御回路は前記フリップフロップ回
   路の分周動作をオン、オフし得る箇所に接続されたトラ
   ンジスタと、バイアス切換回路の一端子における直流電
   位変化に応動して前記トランジスタをオン、オフ制御す
   るコンパレータを含めて構成されていることを特徴とす
   る特許請求の範囲第１項記載の集積回路。