JPS5929404Y2 - 零電位制御回路 - Google Patents
零電位制御回路Info
- Publication number
- JPS5929404Y2 JPS5929404Y2 JP16283380U JP16283380U JPS5929404Y2 JP S5929404 Y2 JPS5929404 Y2 JP S5929404Y2 JP 16283380 U JP16283380 U JP 16283380U JP 16283380 U JP16283380 U JP 16283380U JP S5929404 Y2 JPS5929404 Y2 JP S5929404Y2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- gate
- power supply
- base
- zero potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Control Of Electrical Variables (AREA)
- Power Conversion In General (AREA)
- Electronic Switches (AREA)
Description
【考案の詳細な説明】
本考案は無雑音電力制御が可能な零電位制御回路に関す
るものである。
るものである。
サイリスクを用いる電力制御方式として、従来より位相
制御あるいはオンオフ制御が用いられている。
制御あるいはオンオフ制御が用いられている。
位相制御は交流電圧の任意の位相でサイリスクをトリガ
することにより、負荷電力を制御する方式であるが、負
荷へ流れる電流の立上りが急激であるために雑音電波が
発生し、放送周波数へ妨害をおよぼす。
することにより、負荷電力を制御する方式であるが、負
荷へ流れる電流の立上りが急激であるために雑音電波が
発生し、放送周波数へ妨害をおよぼす。
このため雑音除去フィルターが必要である。
また、オンオフ制御は、例えば温度などの信号でサイリ
スタのオンオフを制御する方式であるが、そのオン信号
は温度などによって制御され、交流電源電圧とは無関係
なものである。
スタのオンオフを制御する方式であるが、そのオン信号
は温度などによって制御され、交流電源電圧とは無関係
なものである。
したがって、サイリスクのトリガ位相が交流電源電圧の
零電位近傍であることはまれで、その大半は零電位以外
のところにあり、位相制御と同様、オン信号が入力され
る毎に雑音が発生する。
零電位近傍であることはまれで、その大半は零電位以外
のところにあり、位相制御と同様、オン信号が入力され
る毎に雑音が発生する。
一方、零電位制御は、か\る雑音発生のない電力制御を
可能にするもので、負荷を流れる電流が零の時点、すな
わち交流電源電圧の電圧値が零の点を通過するどきにサ
イリスクをオンまたはオフさせることにより放送周波数
の妨害をできるだけ少なくするとともに、併せて雑音除
去フィルターを不要とするものである。
可能にするもので、負荷を流れる電流が零の時点、すな
わち交流電源電圧の電圧値が零の点を通過するどきにサ
イリスクをオンまたはオフさせることにより放送周波数
の妨害をできるだけ少なくするとともに、併せて雑音除
去フィルターを不要とするものである。
この制御方式で用いられる回路は、従来の電力制御方式
で用いられる回路より遥かに廉価に構成でき、しかも小
型であるため、温度制御など多方面で用いられている。
で用いられる回路より遥かに廉価に構成でき、しかも小
型であるため、温度制御など多方面で用いられている。
ところで交流電圧が零電圧点を通過中にサイリスクに流
れる電流を遮断することは、サイリスクに流れる電流が
サイリスクの保持電流以下になれば、サイリスクはオフ
することからして側ら問題とはならない。
れる電流を遮断することは、サイリスクに流れる電流が
サイリスクの保持電流以下になれば、サイリスクはオフ
することからして側ら問題とはならない。
しかしながら零電圧点でサイリスクをオンさせるために
は、零電圧点でサイリスクにゲートトリガ信号を供給す
るための零電位制御回路が必要である。
は、零電圧点でサイリスクにゲートトリガ信号を供給す
るための零電位制御回路が必要である。
第1図はかかる零電位制御回路の従来の例を示す図であ
る。
る。
図中3は双方向導通形3端子サイリスク(以下単にサイ
リスクと記す)であって、交流電源1に負荷2と直列に
接続されている。
リスクと記す)であって、交流電源1に負荷2と直列に
接続されている。
交流電源1は普通の商用電源である6なお、4はサイリ
スクのゲート電源、5は第1アノード電極である。
スクのゲート電源、5は第1アノード電極である。
6はゲートトリガ信号を供給するための直流電源であっ
て、温度などによってスイッチされるゲート制御スイッ
チ7およびこれに直列に接続されたゲート電流制限抵抗
8を介してサイリスタ3のゲート電極4に・接続されて
いる。
て、温度などによってスイッチされるゲート制御スイッ
チ7およびこれに直列に接続されたゲート電流制限抵抗
8を介してサイリスタ3のゲート電極4に・接続されて
いる。
抵抗9,10およびトランジスタ11.12は零電位検
出回路を構成しており、トランジスタ11のエミッタお
よびトランジスタ12のベースは共通接続され、サイリ
スタ3の第1アノード電極5および交流電源の一端に接
続されている。
出回路を構成しており、トランジスタ11のエミッタお
よびトランジスタ12のベースは共通接続され、サイリ
スタ3の第1アノード電極5および交流電源の一端に接
続されている。
さらにトランジスタ11のベースおよびトランジスタ1
2のエミッタは共通接続され、バイアス抵抗9と10を
介して前記交流電源の他端と一端とに接続されている。
2のエミッタは共通接続され、バイアス抵抗9と10を
介して前記交流電源の他端と一端とに接続されている。
トランジスタ11のコレクタおよびトランジスタ12の
コレクタは共通接続されてサイリスタ3のゲート電極4
に接続され、ゲート電流の分路を構成している。
コレクタは共通接続されてサイリスタ3のゲート電極4
に接続され、ゲート電流の分路を構成している。
か\る構成において、交流電源1から交流電圧が印加さ
れると、サイリスタ3の第1アノード電極5に接続され
る交流電源の一端を基準として交流電源の他端が正の電
圧の場合トランジスタ11のベースにはづイアス抵抗9
を介してベース電流が流れ、トランジスタ11はオンと
なる。
れると、サイリスタ3の第1アノード電極5に接続され
る交流電源の一端を基準として交流電源の他端が正の電
圧の場合トランジスタ11のベースにはづイアス抵抗9
を介してベース電流が流れ、トランジスタ11はオンと
なる。
−力負電圧の場合には、トランジスタ12のベース、エ
ミッタ、バイアス抵抗9および交流電源1の閉回路が構
成され、トランジスタ12のベースに電流が流れるので
、トランジスタ12がオンとなる。
ミッタ、バイアス抵抗9および交流電源1の閉回路が構
成され、トランジスタ12のベースに電流が流れるので
、トランジスタ12がオンとなる。
従って、トランジスタ11およびトランジスタ12の両
者が同時にオフとなるのは交通電源1の電圧が零電圧近
傍で、しかもトランジスタ11および12がオン状態を
維持するために必要なベース電流を供給できない低い電
圧区域のみである。
者が同時にオフとなるのは交通電源1の電圧が零電圧近
傍で、しかもトランジスタ11および12がオン状態を
維持するために必要なベース電流を供給できない低い電
圧区域のみである。
トランジスタ11および12はサイリスタ3のゲート電
流の分路を構成しているので、サイリスタ3のゲート電
極にはトランジスタ11と12の双方がオフ状態になる
交流電圧の零電位近傍の位相でのみ直流電源6からゲー
トトリガ信号が印加され、サイリスタ3はトリガされる
。
流の分路を構成しているので、サイリスタ3のゲート電
極にはトランジスタ11と12の双方がオフ状態になる
交流電圧の零電位近傍の位相でのみ直流電源6からゲー
トトリガ信号が印加され、サイリスタ3はトリガされる
。
それ以外の位相でのトリガは禁止される。
すなわち零電位検出回路の動作によ−って、ゲート制御
スイッチ7の開閉に同期して直流電源6から連続的に供
給されるゲート電流は、零電位の極く近傍の間のみサイ
リスタ3のゲート電極4に流れるので、確実に零電位制
御が行われるのである。
スイッチ7の開閉に同期して直流電源6から連続的に供
給されるゲート電流は、零電位の極く近傍の間のみサイ
リスタ3のゲート電極4に流れるので、確実に零電位制
御が行われるのである。
従来の零電位制御回路によれば、以上のようにして零電
位制御がなされるものの、以下のような不都合が生じる
ことはさけられなかった。
位制御がなされるものの、以下のような不都合が生じる
ことはさけられなかった。
すなわち、トランジスタ11および12はサイリスタ3
のゲート電流の分路を構成しているので、これらのトラ
ンジスタを完全にオンさせようとする場合、交流電源電
圧が正の電圧範囲では、ゲート電流をトランジスタ11
の直流電流増幅率で除したバイアス電流が必要であり、
また、負の電圧範囲ではトランジスタ12のエミッタ電
流、すなわちサイリスタ3のゲート電流に等しいバイア
ス電流を抵抗9を介して流す必要がある。
のゲート電流の分路を構成しているので、これらのトラ
ンジスタを完全にオンさせようとする場合、交流電源電
圧が正の電圧範囲では、ゲート電流をトランジスタ11
の直流電流増幅率で除したバイアス電流が必要であり、
また、負の電圧範囲ではトランジスタ12のエミッタ電
流、すなわちサイリスタ3のゲート電流に等しいバイア
ス電流を抵抗9を介して流す必要がある。
第2図aに交流電圧波形を第2図すにトランジスタ11
と12のオンオフの状態を示しているが正の電圧範囲で
はバイアス電流が小さいので抵抗9による電圧降下が小
さく、交流電圧の値がほぼトランジスタ11のペースエ
ミッタ間電圧VBEのところでトランジスタ11はスイ
ッチするが、負の電圧範囲では抵抗9を介してゲート電
流を流すため、電圧降下vTが大きく、トランジスタ1
2はこの電圧降下vTでスイッチする。
と12のオンオフの状態を示しているが正の電圧範囲で
はバイアス電流が小さいので抵抗9による電圧降下が小
さく、交流電圧の値がほぼトランジスタ11のペースエ
ミッタ間電圧VBEのところでトランジスタ11はスイ
ッチするが、負の電圧範囲では抵抗9を介してゲート電
流を流すため、電圧降下vTが大きく、トランジスタ1
2はこの電圧降下vTでスイッチする。
このため、サイリスタ3のゲートトリガ電流が大きい場
合電圧降下vTはますます大きくなり、負の電圧範囲で
ゲート制御スイッチ7がオンすると交流電圧が−vTの
とき、すなわち零位相の点からはなれたところでサイリ
スタ3がトリガされて雑音が発生する不都合が生じる。
合電圧降下vTはますます大きくなり、負の電圧範囲で
ゲート制御スイッチ7がオンすると交流電圧が−vTの
とき、すなわち零位相の点からはなれたところでサイリ
スタ3がトリガされて雑音が発生する不都合が生じる。
一方、抵抗9による電圧降下vTを小さくするために抵
抗9の抵抗値を小さくすると、抵抗9における消費電力
が大きくなり、発熱などによる実装上の不都合が生じる
。
抗9の抵抗値を小さくすると、抵抗9における消費電力
が大きくなり、発熱などによる実装上の不都合が生じる
。
本考案はか\る従来の零電位制御回路に存在する不都合
の排除を意図してなされたもので、ゲート電流などに影
響されることのない改良された零電位制御回路を提供す
るものである。
の排除を意図してなされたもので、ゲート電流などに影
響されることのない改良された零電位制御回路を提供す
るものである。
第3図は本考案の一実施例にかかる零電位相検出回路を
示す図で、図示するようにトランジスタ11とは逆極性
のゲート電流分流用トランジスタ12を第1図で示した
従来の回路へ付加するとともにトランジスタ11のコレ
クタとトランジスタ13のエミッタとを共通接続し、ま
た、トランジスタ12のコレクタをトランジスタ13の
ベースに接続した回路構成がとられている。
示す図で、図示するようにトランジスタ11とは逆極性
のゲート電流分流用トランジスタ12を第1図で示した
従来の回路へ付加するとともにトランジスタ11のコレ
クタとトランジスタ13のエミッタとを共通接続し、ま
た、トランジスタ12のコレクタをトランジスタ13の
ベースに接続した回路構成がとられている。
第3図で示した本考案の零電位制御回路においては、交
流電圧が負の電圧範囲にあるとき、バイアス抵抗9には
サイリスタ3のゲート電流をトランジスタ13の直流電
流増幅率で除した値の電流すなわち、トランジスタ12
のベース電流およびトランジスタ13のベース電流のみ
が流れ、ゲート電流は、トランジスタ13で分路される
。
流電圧が負の電圧範囲にあるとき、バイアス抵抗9には
サイリスタ3のゲート電流をトランジスタ13の直流電
流増幅率で除した値の電流すなわち、トランジスタ12
のベース電流およびトランジスタ13のベース電流のみ
が流れ、ゲート電流は、トランジスタ13で分路される
。
従ってバイアス抵抗9における電圧降下は非常に小さく
、その値ははソトランジスタ13のペースエミッタ間電
圧(VBB)f’ff度であり、第2図Cに示すように
、トリガ位相点は零位相に極めて近いものとなる。
、その値ははソトランジスタ13のペースエミッタ間電
圧(VBB)f’ff度であり、第2図Cに示すように
、トリガ位相点は零位相に極めて近いものとなる。
このため放送周波妨害雑音の発生が極めて小さくなり、
雑音除去フィルターを使用する必要は全くなくなる。
雑音除去フィルターを使用する必要は全くなくなる。
第4図は他の実施例であり、ゲート回路7とサイリスタ
3のゲート電極4との間にトランジスタ14およびゲー
ト電流制限抵抗15を直列に接続し、トランジスタ14
のベースにゲート電流を分路するトランジスタ13のエ
ミッタを接続することにより、トランジスタ14をエミ
ッタホロワとして動作する構成を採ったものである。
3のゲート電極4との間にトランジスタ14およびゲー
ト電流制限抵抗15を直列に接続し、トランジスタ14
のベースにゲート電流を分路するトランジスタ13のエ
ミッタを接続することにより、トランジスタ14をエミ
ッタホロワとして動作する構成を採ったものである。
か\る構成によれば、分路トランジスタ11および13
へ流れる電流はトランジスタ14の存在によって第3図
の回路のそれにくらべてトランジスタ14の直流電流増
幅重分の1であり、従って、バイアス抵抗9による電圧
降下により一層小さくなり妨害雑音の発生が大幅に軽減
される。
へ流れる電流はトランジスタ14の存在によって第3図
の回路のそれにくらべてトランジスタ14の直流電流増
幅重分の1であり、従って、バイアス抵抗9による電圧
降下により一層小さくなり妨害雑音の発生が大幅に軽減
される。
このため大きなゲート電流の場合でも確実に零電位制御
を行うことができる。
を行うことができる。
以上の実施例でも明らかなように本考案によれば1個の
トランジスタを従来の回路へ付加するのみで、ゲート電
流の大小に影響されることのない零電位制御を確実に行
うことができ、雑音防止フィルターの排除、あるいは回
路接置の小型化などの実装面での効果が奏される。
トランジスタを従来の回路へ付加するのみで、ゲート電
流の大小に影響されることのない零電位制御を確実に行
うことができ、雑音防止フィルターの排除、あるいは回
路接置の小型化などの実装面での効果が奏される。
なお、以上の説明はゲート電流を注入する場合について
述べたが、ゲート電流が負の場合には直流電源の極性を
逆にし、同時にトランジスタの極性も逆にすればよく、
またサイリスクは、これが単方向導通形のものであって
例等問題はない。
述べたが、ゲート電流が負の場合には直流電源の極性を
逆にし、同時にトランジスタの極性も逆にすればよく、
またサイリスクは、これが単方向導通形のものであって
例等問題はない。
第1図は従来の零電位制御回路図、第2図は零電位制御
回路の動作を説明するための各部の波形図でaは交流電
源電圧波形、b、c分路トランジスタのオンオフ波形を
示す。 第3図および第4図は本考案にかかる零電位制御回路の
具体的な回路例を示す図である。 1・・・・・・交流電源、2・・・・・・負荷、3・・
・・・・双方向導通形3端子サイリスク、4・・・・・
・デート電極、5・・・・・・第1アノード電極、6・
・・・・・直流電源、7・・・・・・ゲート回路、8,
15・・・・・・電流制限抵抗、9,10・・・・・・
バイアス抵抗、11,12.13・・・・・・分路トラ
ンジスタ、14・・・・・・エミッタフォロワトランジ
スタ。
回路の動作を説明するための各部の波形図でaは交流電
源電圧波形、b、c分路トランジスタのオンオフ波形を
示す。 第3図および第4図は本考案にかかる零電位制御回路の
具体的な回路例を示す図である。 1・・・・・・交流電源、2・・・・・・負荷、3・・
・・・・双方向導通形3端子サイリスク、4・・・・・
・デート電極、5・・・・・・第1アノード電極、6・
・・・・・直流電源、7・・・・・・ゲート回路、8,
15・・・・・・電流制限抵抗、9,10・・・・・・
バイアス抵抗、11,12.13・・・・・・分路トラ
ンジスタ、14・・・・・・エミッタフォロワトランジ
スタ。
Claims (1)
- 交流電源の両端子間に負荷と直列に接続されるサイリス
クのゲートに、ゲート制御スイッチおよびゲート電流制
限用抵抗を介して接続されるゲートトリガ信号源となる
直流電源を具備するとともに、さらに、コレクタが前記
ゲート電流制限用抵抗のサイリスタのゲート電極へ接続
される側の一端に接続され、エミッタが前記サイリスク
のアノード電極と交流電源の一端との接続点に接続され
、ベースが交流電源端子間に接続される少くとも2個の
直列接続抵抗体の直列接続点に接続された第1のトラン
ジスタと、同第1のトランジスタのベースおよびエミッ
タにエミッタおよびベースが接続され、前記第1のトラ
ンジスタと同極性である一第2のトランジスタと、同第
2のトランジスタのコレクタおよびベースにベースおよ
びコレクタが各々接続され、前記第1のトランジスタの
コレクタにエミッタが接続され、前記第1のトランジス
タとは逆極性である第3のトランジスタとで構成した零
電位検出回路を具備することを特徴とする零電位制御回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16283380U JPS5929404Y2 (ja) | 1980-11-13 | 1980-11-13 | 零電位制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16283380U JPS5929404Y2 (ja) | 1980-11-13 | 1980-11-13 | 零電位制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5692484U JPS5692484U (ja) | 1981-07-23 |
| JPS5929404Y2 true JPS5929404Y2 (ja) | 1984-08-23 |
Family
ID=29673833
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16283380U Expired JPS5929404Y2 (ja) | 1980-11-13 | 1980-11-13 | 零電位制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5929404Y2 (ja) |
-
1980
- 1980-11-13 JP JP16283380U patent/JPS5929404Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5692484U (ja) | 1981-07-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4746813A (en) | Switching circuit for inductive load with RFI suppression | |
| JPS5929404Y2 (ja) | 零電位制御回路 | |
| JPS6264256A (ja) | リレ−駆動回路 | |
| JPH0369448B2 (ja) | ||
| JPS631589Y2 (ja) | ||
| JP2546320Y2 (ja) | 安定化電源回路 | |
| JPH0355232Y2 (ja) | ||
| JPH0528821Y2 (ja) | ||
| JP2805349B2 (ja) | スイッチング回路 | |
| JPS6223272Y2 (ja) | ||
| JP3018668B2 (ja) | 2線式無接点スイッチ | |
| JP2511865Y2 (ja) | 電源回路 | |
| JPH01191513A (ja) | 信号切換回路 | |
| KR910001076Y1 (ko) | 팝잡음이 제거되는 직류앰프회로 | |
| JP3127299B2 (ja) | スイッチング回路 | |
| JP3358091B2 (ja) | 二線式電子スイッチ | |
| JPH10200389A (ja) | 負荷駆動回路 | |
| JPS5941645Y2 (ja) | 検出装置の出力回路 | |
| RU1815757C (ru) | Устройство дл управлени силовым транзистором | |
| JPS63187723A (ja) | ゼロボルトオンオフ回路 | |
| JPS63253420A (ja) | 二線式スイツチ | |
| JPH0720377B2 (ja) | インバータ装置 | |
| JPH03218255A (ja) | スイッチング電源装置のチョッパ駆動回路 | |
| JPH0559972U (ja) | ダイオードスイッチ | |
| JPS62256399A (ja) | 突入電流防止回路 |