JPS592998B2 - デンカテンソウソウチ - Google Patents

Description

【発明の詳細な説明】 本発明は、ディジタル電荷転送素子（以下ＣＣＤと称す
る。

）メモリにおけるリフレッシュメモリに関するものであ
る。２相駆動のディジタルＣＣＤメモリは、クロツ１０
クの数が４相に比べて半数でありシステム構成として
は有利であるが、転送効率をよくする為に、フアツトゼ
ロ（バイアスチャージ）は必ず必要である。

すなわち、クロックがｏの状態でもチャージを保持して
いることが要求される。もし、この１５フアツトゼロを
用いないとすれば、非常に短い間隔で、リフレッシュ回
路を入れる必要があり、集積度が上がらない。そこで、
複数のＣＣＤを接続する場合等において、このリフレッ
シュ回路が用いられる。２０−方リフレッシュ回路の形
式には、転送されてきた電荷を電圧変化に変えて検出し
、所定の電圧に変換して、その電圧に見あつた電荷を注
入する方法と、転送電荷を電圧変化として検出し、所定
の電荷量に変換して注入する方法がある。

前者の２５方法は、リフレッシュ回路が大きくなり、又
供給する電源に対する制限もきびしくなるけれども、フ
アツトゼロを簡単に供給できる。しかしこの方法では、
集積度を上げる事はできない。後者は、リフレッシュ回
路を小さくし集積度を３０上げる事はできるが、後述し
たフアツトゼロを加える事が困難である。

本発明の目的は、後者の方式で、フアツトゼロを注入す
る事を目的とする。転送電荷を電圧変化で、検出し、所
定の電荷量に変換して注入する方法の一例として、３５
゛１９７４年、ＤｅｃｅｍｂｅｒのＩＥＥＥ、Ｊｏｕｎ
ａｌｏｆｓｏｌｉｄ−ＳｔａｔｅＣｉｒｃｕｉｔｓ、、
ＶｏＬＳＣ−９、／ｆ６．６、ＰＰ、４３６〜４４２、
におけるＲ、ＨｏＫｒａｍｂｅｃｋ，．ＴｈｅＯｄＯｒ
ｅＦ．Ｒｅｔａｊｃｚｙｋ，．ＪＲ．、ＤＯｎａｌｄＪ
．Ｓｉｌｖｅｒｓｍｉｔｈ，．ＲＯｂｅｒｔＪ．Ｓｔａ
ｉｎ．によりＡ４ｌ６Ｏ−ＢｉｔＣ４ＤＳｅｒｉａｌＭ
ｅｍＯｒｙで述べられた、回路（以下Ｋｒａｍｂｅｃｋ
の回路と称する）゛がある。

この回路はＣ４Ｄのリフレツシユ回路であるがこれをＮ
チャンネル２相，駆動に適用した場合について説明する
。

まず、ポリシリコンとアルミの２層ゲートのＣＣＤにお
けるソース電位に対するゲート電位すなわちしきい値電
圧の関係を第１図に示す。

図中１がポリシリコンゲートの特性、２がアルミゲート
の特性である。第２図ａに、２相駆動ＣＣＤの電極構造
を示す。

図中１００は入力ダイオード、１０１はアルミ電極（ゲ
ート）、１０２は酸化膜中に設置されたポリシリコン電
極（ゲート）である。転送方向に対して、アルミ電極、
ポリシリコン電極となるように、アルミ電極１０１とポ
リシリコン電極１０２をつないで、交互に１相、２相ク
ロツクを加える。端子３に１０Ｖの電圧、端子４に５Ｖ
の電圧を加えた時の各電極下の表面電位を、ソース電位
に変換して表現したものが、第２図ｂのグラフである。
第３図に前述のＫｒａｍｂｅｃｋの回路を示す。第４図
に、その駆動クロツクを示す。第３図において、第２図
と同じく１０１はアルミゲート、１０２はポリシリコン
ゲートであり、５，６はクロツク端子、１０４はアルミ
ゲートであるがこれは出力ゲートとして用いるもので、
端子７には常に１０Ｖかかつている。又１０３は出力ダ
イオードで、この容量により転送されてきた電荷を電圧
に変換する。コンデンサー１０５は加えられた電圧を電
荷に変換する為のもの、１０６はりセツトトランジスタ
、１０７，１０８はＭＯＳトランジスタ、１１，１２は
電源である。第４図の１３は、第１相のクロツク（以下
φ１と称する）であり、第３図の端子５，３に加えられ
る。第４図１４は第２相のクロツク（以下φ２と称する
）で、第３図の端子６，４，９に加えられる。第４図の
１５はリセツトクロツクで、第３図のりセツトトランジ
スタ１０６のゲート８に加えられる。以下に、第３図の
Ｋｒａｍｂｅｃｋの回路の動作を説明する。第３図ゲー
ト８に１０Ｖかかつている時、すなわちりセツト状態に
ある時、ダイオード１０３の電位は第１図より７．６Ｖ
となる。次に、第４図のクロツク１５がロウレベルすな
わち、５Ｖのとき、φ２がハイレベルになつて電荷が出
力ダイオード１０３におくられてきた場合を考える。

このとき、ポリシリコンゲート下の表面電位の変化は、
ソース電位の変化で表わすと、である。最大転送電荷量
Ｑｍａｘはポリシリコンゲートの容量をＣＴとするとと
なる。

このＱｍａｘが出力ダイオード１０３の容量におくられ
て、電圧変化を生ずる。電荷が転送されてない時には前
述のように、出力ダイオード１０３の電位は７．６Ｖで
あつた。今Ｑｍａｘとして転送されてきた時の出力ダイ
オードの電位が５．８５Ｖであるとする。しかし実際に
は、転送効率が１００％でないから、最初にＣＣＤＩを
転送されてきた電荷は、Ｑｍａｘより少ない。この時の
出力ダイオード１０３の電位を６．５５Ｖであるとする
。この時、トランジスタ１０７は、ゲート電位が７．５
Ｖ（′０Ｎ１６．５５Ｖで０ＦＦになるよう電源１２（
ＶＲＥＦ）の電位を調節すればよい。トランジスタ１０
７のしきい電圧を６，９Ｖとするようにすると、第１図
より、ＶＲＥＦは５Ｖとなる。この状態で、トランジス
タ１０７が０Ｎの時すなわち、出力ダイオード１０３が
７．６Ｖの時には、ノード２００の電位は５Ｖとなる。
この時のノード２０１の電位は、第１図より、ソース電
位５Ｖのときのゲート電圧であるから、６．９Ｖとなる
。出力ダイオード１０３に電荷が転送されるタイミング
であるからφ２はハイレベルの時であり、コンデンサー
１０５のノード９は、１０Ｖである。次に、φ１−＝１
０Ｖハイレベル φ２＝５Ｖロウレベル なつたタイミングを考える。

この時、コンデンサ１０５のノード９は、φ２に接続さ
れているから、１０Ｖから５Ｖになる。それにともない
、ノード２０１の電位は、６．９Ｖから１．９Ｖに変化
する。このとき、３はφ１につながれているから、１０
Ｖである。アルミゲート表面電位は、ソース電位で表わ
すと第２図より４．１Ｖである。すなわち、トランジス
タ１０８のゲート容量、コンデンーサ１０５の容量、お
よび、入力ダイオード１００の容量を総合してＣＭとす
ると、（４．１−１．９）ＣＭ の電荷がＣＣＤに注入される。

一方、ＣＣＤＩがわの最大転送電荷は、３．５ＣＴであ
つたから、３．５ＣＴ−２．２ＣＭとなるように、ポリ
シリコンゲートのゲート容量ＣＴおよびＣＭを決めてや
れば、ＣＣＤに、最大転送電荷量を注入する事ができる
。

次に、φ，＝５Ｖ１φ２＝１０Ｖになつたタイミングを
考える。

コンデンサ１０５のノード９の電位が、５Ｖから１０Ｖ
に５Ｖ上昇するから、ノード２０１の電位も４．１Ｖか
ら５Ｖ上昇して９．１Ｖになる。この時のノード２００
の電位は第１図から、ゲート電位が９．１Ｖの時のソー
ス電位であるから、６．８Ｖである。この時、出力ダイ
オード１０３に電荷が転送されていれば、ダイオード１
０３の電位は６．９Ｖ以下で、トランジスタ１０７は０
Ｎしない。ダイオード１０３に電荷が転送されていなけ
れば、上述の説明をくりかえす事になる。この状態すな
わち、ダイオード１０３に電荷が転送されている状態で
、φ２ −５Ｖ φ、＝１０Ｖ になつた時には、コンデンサ１０５のノード９は１０Ｖ
から５Ｖへと５Ｖ下がるから、ノード２０１は９．１Ｖ
から５Ｖ下がつて、４．１Ｖである。

この時、アルミゲートの表面電位は４．１Ｖであるから
、電荷は注入されない。この時、ノード２００の電位は
、第１図より２．８Ｖである。このとき、トランジスタ
１０８の両端の電圧を比較すると、２０１が２．８Ｖ１
２００が５Ｖであり、トランジスタ１０８は２極間接続
されており、ソース側の電位の方が高いから、０Ｎしな
い。以上、Ｋｒａｍｂｅｃｋの回路の各クロツクの電圧
に対する、各点の電位が明らかになつたので、第５図ク
ロツク１３（φ１ ）、１４（φ２ ）、１５（φＩＴ
：リセツトクロツク）の各タイミングにおける出力ダイ
オード１０３の状態を１６に、ノード２０１の状態を１
７に、ノード２００の状態を１８に、ノード２０１の９
に対する電位の変化を１９に示す。

第５図の状態を順におつて説明する。

まず、（１） φ２クロツクが、ハイレベル１０Ｖの時
、出力ダイオード１０３が６．５５Ｖ（電荷が転送され
ている）の時、３０１の区間、前述のように、２０１の
電位は９．１Ｖで、２００の電位は６．８Ｖである。２
０１の９に対する電位は、９が１０Ｖであることから−
０．９Ｖである。

（２）φ２クロツクがロウレベル５Ｖになり、リセツト
クロツクがレロ５Ｖである３０２の区間、φ２クロツク
が１０Ｖから、５Ｖになるから、ノード２００，２０１
も共に５Ｖさがつて、それぞれ、２．８Ｖ１４．１Ｖと
なる。

したがつて２０１の９に対する電位は−０．９Ｖのまま
である。（３） リセツトクロツク１５が入り、φ２ク
ロツクがハイレベルになるまでの、３０３の区間、リセ
ツトクロツクが入り、出力ダイオードの電位は、７．６
Ｖになり、トランジスタ１０７が０Ｎとなり、ノード２
００のレベルは５Ｖになる。

しかし、ノード２０１のレベルは、４．１Ｖであり、前
述の理由により、ノード２０１のレベルは、変更されず
、４．１Ｖのままである。したがつて、２０１の９に対
する、電位も変化しない。（４）出力ダイオード１０３
の電位が７．６Ｖ（すなわち、電荷が転送されない）で
、φ２クロツクがハイレベル１０Ｖになつた３０４の区
間、クロツクφ２がハイレベルになるとＣＣＤから信号
電荷が、出力ダイオードに転送される。今の場合は、信
号が”０゛で、電荷が転送されなかつた場合である。φ
２クロツクがハイレベルになると、ノード２０１の電位
は９．１Ｖになるが、この時、１０７は０Ｎであり、ノ
ード２００の電位は５Ｖである。したがつて、トランジ
スタ１０８は、０Ｎし、コンデンサ１０５に電荷が蓄積
され、ソースが５Ｖの時許されるゲート電位６．９Ｖま
で、ノード２０１の電位がさがる。したがつて、ノード
２０１の９に対する電位は、−３．１Ｖになる。（５）
出力ダイオード１０３の電位が７．６Ｖで、φ２クロツ
クが、ロウレベルになり、リセツトクロツクがロウレベ
ルである３０５の区間、φ２クロツクが、ロウレベルに
なると、ノード２０１の電位は、６．９Ｖから１．９Ｖ
になる。

この時、φ１クロツクは、ハイレベルであるから、アル
ミゲートの表面電位はソース電位で４．１Ｖであり、１
．９Ｖより高いから、ノード２０１の電位が４．１Ｖに
なるまで電荷が注入される。ノード２０１の９に対する
電位は、再び−０．９Ｖになる。以下、３０３の区間と
おなじであり、電荷が出力ダイオード１０３に転送され
た場合には、３０１の状態となる。

以上、Ｋｒａｍｂｅ＆の回路について説明した。

しかし、この方法では、トランジスタ１０７が０ＦＦす
ればフアツトゼロが注入できない。故に、短い間隔で、
リフレツシユしなくてはならず、どうしても集積度が上
がらない。本発明は、こうした方法で、フアツトゼロを
注入できるようにしたものであり、本発明の構成を第６
図に示す。第３図のＫｒａｍｂｅｃｋの回路と同じ部分
には、同じ番号を用い、説明は省略する。本発明の特徴
は、新たに、トランジスタ１０７と平行に２極管接合の
トランジスタ１０９をノード２００に接続し、そのソー
スを、フアツトゼロ注入用の電源２０（ＶＲＥＦ′）に
接続したところにある。上述のＫｒａｍｂｅｃｋの回路
の動作からＣＣＤに注入される電荷が変化するのは、φ
２クロツクがハイレベル１０Ｖにあり、カリ、出力ダイ
オードが６．９Ｖ以上の電位、すなわち、電荷が転送さ
れなかつた時である。そこで本発明は、トランジスタ１
０７が０ＦＦの時、電源２０からフアツトゼロを注入す
る方式である。駆動クロツクは、第４図に示すものと同
一のクロツクを用いる。電源２０は４．５Ｖとする。今
、トランジスタ１０７が０ＦＦの状態を考える。この時
、ノード２００の電位は、第１図から６．３Ｖである。
ノード２０１の電位は第１図から８．５Ｖである。トラ
ンジスタ１０７が０ＦＦの時φ２クロツクハイレベルに
あるから、ノード９の電位は１０Ｖである。次に、φ１
クロツクがハイレベルで、φ２クロツクが、ロウレベル
になつた時を考える。ノード９は、５Ｖになるから、ノ
ード２０１の電位は３．５Ｖになり、このとき、ノード
３のアルミゲートの表面電位は４．１Ｖであるから、コ
ンデンサ１０５から、ＣＣＤに電荷が注入され、ノード
２０１の電位は３．５Ｖから４．１Ｖまで電位が上昇す
る。すなわちこの時、フアツトゼロが注入される。この
時ノード２０１の電位変化は０．６Ｖであり、最大転送
電荷量の時は２．２Ｖである。故に、フアツトゼロは約
２８％注入される事となる。次に、クロツクのタイミン
グによる電荷の注入過程を説明する。

信号“１１の注入、すなわち、最大転送電荷量の注入は
、Ｋｒａｍｂｅｃｋの回路の場合と、同様であるから、
フアツトゼロの注入過程について説明する。第７図に、
クロツクに対する、各ノードの電位を示す。１３はφ１
クロツク、１４はφ２クロツク、１５はリセツトクロツ
ク、２１は出力ダイオードの電位である。

Ｋｒａｍｂｅｃｋの場合と異なり、フアツトゼロが転送
されるから、りセツトされてから、電荷が転送されるま
で、出力ダイオードの電位はリセツトレベル７．６Ｖで
あるが、フアツトゼロにより、７．１Ｖになる。２２は
第６図でノード２０１の電位であり、２３はノード第６
図で２００の電位である。

２４はノード２０１の９に対する電位である。

タイミングの順をおつて説明する。（１） φ２クロツ
クがロウレベルであり、リセツトクロツクが入つてから
φ２がハイレベルになるまでの３０６の区間、第７図と
第６図で説明する。

ノード２０１の電位は４．１Ｖである。ノード２００は
、トランジスタ１０８が０Ｎであるから６．３Ｖである
。９は５Ｖであるからノード２０１の９に対する電位は
−０．９Ｖである。

（２）φ２クロツクがハイレベルになつた３０７の区間
、ノード９が１０Ｖになるから、ノード２０１は９．１
Ｖになる。ここに、ノード２００は６．３Ｖであるから
、ノード２０１の電位は８．５Ｖにまでなりうる。故に
、ノード２０１が９．１Ｖから８．５Ｖになるまで、コ
ンデンサ１０５に電荷が注入される。ノード２０１の９
に対する電位は−０．９Ｖであつたのが、９が１０Ｖで
ノード２０１が８．５Ｖであるから、一１．５Ｖになる
。（３） φ２クロツクがロウレベルで、φ１クロツク
がハイレベルにある３０８の区間、φ２クロツクがロウ
レベルになるから、ノード２０１の電位は３．５になる
。

この時、φ１クロツクはハイレベルであるから３のアル
ミゲートの表面電位は４．１Ｖであり、ノード２０１の
電位が３．５Ｖから４．１Ｖになるまで、ＣＣＤに電荷
が注入される。ノード２００の電位は６．３Ｖであるが
、リセツトクロツクが入つた時、トランジスタ１０７が
０Ｎとなり５Ｖとなる。しかし、この時２０１の電位は
４．１Ｖであり、ノード２０１の電位は変化しない。以
上、述べたように、本発明のリフレツシユ回路によれば
、フアツトゼロを注入する事が可能となり、デイジタル
ＣＣＤメモリにおいて、リフレツシユ回路を入れる間隔
を長くとる事ができ、さらに集積度を上げる事ができる
。

又、本実施例では、電源を３つ用いたが、これはトラン
ジスタ１０６，１０７，１０９のしきい電圧を変えて、
電源を１つにすることも可能であ）る。

又、本発明では、Ｎ−チヤネルＣＣＤについての場合に
ついて述べたが、Ｐ−チヤネルの場合においても、同様
にあつかう事ができる。

【図面の簡単な説明】

第１図はＣＣＤにおけるポリシリコンゲートとアルミゲ
ートのソース電位とゲート電圧の関係図、第２図ａはＣ
ＣＤの要部構造図、同ｂはポリシリコンゲートとアルミ
ゲートにクロツク電圧を加えた場合の各ゲート下の表面
電位図、第３図は従来（Ｋｒａｍｂｅｅｋ）のリフレツ
シユ回路構成図、第４図は第３図の駆動クロツク波形図
、第５図は第３図のクロツク波形に対する各ノードの電
位の変化図、第６図は本発明の一実施例のリフレツシユ
回路図、第７図は第６図のリフレツシユ回路のクロツク
波形に対する各ノードの電位の変化図である。 １，・・・・・・ＣＣＤ、３，４，５，６，７・・・・
・・クロツク端子、９・・・・・・コンデンサ端子、１
００・・・・・・入力ダイオード、１０１，１０２・・
・・・・アルミ、ポリジルコンゲート、１０３・・・・
・・出力ダイオード、１０５・・・・・・コンデンサ、
１０６，１０７′１０８？１０９・・・・・・ＭＯＳト
ランジスタ。

Claims (1)

1. 【特許請求の範囲】 １ 第１の電荷転送素子の出力ダイオードに第１のＭＯ
   Ｓトランジスタのドレインを接続し、上記第１のＭＯＳ
   トランジスタのソースをリセット用電源に接続し、上記
   第１のＭＯＳトランジスタのゲートをリセット用クロッ
   クに接続し、第２のＭＯＳトランジスタのゲート、ソー
   ス、ドレインをそれぞれ上記電荷転送素子の出力ダイオ
   ード、第２のＭＯＳトランジスタのしきい電圧決定用電
   源、第３のＭＯＳトランジスタのソースに接続し、上記
   第３のＭＯＳトランジスタのゲートをそのドレインに接
   続し、上記第３のＭＯＳトランジスタのドレインを第２
   の電荷転送素子の入力ダイオードに接続し、さらに第４
   のＭＯＳトランジスタのゲートとドレインを接続し、上
   記第４のＭＯＳトランジスタのドレインを上記第２のＭ
   ＯＳトランジスタのドレインに接続し、上記第４のＭＯ
   Ｓトランジスタのソースをバイアス電荷供給用の電源に
   接続し、コンデンサの片方の端を上記第３のトランジス
   タのドレインに接続するとともに、次段のＣＣＤの入力
   ダイオードに接続し他端を駆動クロックに接続した事を
   特徴とする電荷転送装置。 ５