JPS5930152A - 論理回路診断方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の対象 本発明は、論理回路診断方式に関し、特に双方・向性バ
スを含む論理回路の片側遅延特性を保証して回路の診断
を行う方式に関するものである〇従来技術 近年、論理ＬＳＩのような大規模な論理回路において、
該論理回路の診断性は大きな問題となっており、その問
題に関しては「論理機能ユニットのテスト方法」　（特
公昭５２−２５２８７号（ＩＢＭ）参照）のように、論
理回路内の７リツプフ四ツブを擬似的に論理回路の入出
力エツジピンとみなせるような論理構造とし、該機能を
用いて論理゛回路の診断を容易に実施できるようにする
診断方式（以下スキャンイン／アウト診断方式と称す）
がなされている。

第１図のスキャンイン／アウト診断方式では、スキャン
イン／アウト制御部２５として、スキャン・ワードアド
レス・レジスタ２０、スキャン・ビットアドレス・カウ
ンタ２７、およびスキャンアウト・データ・レジスタ３
０が設けられ、パネル制御部４２またはマイクロ・プ四
グラム制御部４１により起動される。バネ／Ｉ／４２か
らＬＳＩ内のフリップ・フロップ３４を含むフリップ・
フロップ群３４−１の１ワードをスキャン・アウトする
場合には、データ・バス２４を通して該当する′スキャ
ン・ワードアドレスをレジスタ２６にセットした後、ス
キャン・アウト動作の起動を行う。

スキャンイン／アウト制御部２５が起動すると、レジス
タ２０の内容がアドレス・バス２９を通じてワードアド
レス・デコーダ３１に供給され、スギャンワード選択信
号３２を発生させることによ′す、スキャンビット・セ
レクタ３３を有効化する。

同時に、スキャンビット・カウンタ２７の内容シスキャ
ンビット・アドレス・バス３０を迎してスキャンビット
・セレクタ３３に供給した後、スキャンビット・カウン
タ２７のカウンタ・アップを開始する。

スキャンビット・カウンタ２７のカウント・ア・ツブと
同時に、スキャンビット・セレクタ３３によりフリップ
・７０ツブ群３４−１の１ワードに含まれるフリップ・
フロップの状態がスキャンア・ウド・データ・バス３５
に順次選択出力され、スキャンアウト・データ・レジス
タ３０の該当ビットに順次セットされる。１ワ一ド分の
スキャンアウド動作が終了すると、パネル４２はデータ
・バス２４によりスキャンアウト・データ・レジスタ。

３６の内容を取り込むことによって、フリップパ′７０
ツブ１ｆｆ１４−１のスキャンアウト動作を行う゛こと
ができる。しかし、従来、このような診断力。

式の適用は、片側遅延特性の保ｆｆ＋Ｔ：されている、
つまりループ回路のない＠理回路のみに限られてぃ′た
。しかしながら双方向性バス（１、論理回路のＬｌ“Ｓ
Ｉ化か進むと、ＬＳＩの入出力ピン数の制限か゛ら、肴
に低速系インタフェースでは数多く使用されるものと予
想される。

双方向性バスを含む論理回路は、例えば、第２図゛ニ示
すように、双方向性バスドライバ１の５ステ１′ｉ−ト
状胸の制御用ピンであるコントロール端子４゜を°°真
°′として、双方向性バスドライバ１を出カモ。

−ドとし、バス端子凸にデータを入力しない状態”で、
データセレクタ１６を、セレクト端子２２に“より、７
リツプフ四ツブ１３の出力データを選択するようにして
、クロック端子２１より７リツプフロツプ１３のクロッ
ク入力を”真”とすると、ブリップ７０ツブ１３のデー
タ入力とデータ出力がループを形成しているため、該状
態では７リツプ７０ツブ１３の出力値は確定しなくなる
。

このように、双方向性バスを含む論理回路１２では、該
回路の片側遅延特性が保証されないため、前記のような
診断方式の適用は不可能であった。

なお、第２図の論理回路１２は、双方向性バズドライバ
１．フリップフロップ１３．　　フリップブ（１０ツブ
１４９組合ぜ回路１５．セレクタ１０．セ゛レクタ１７
．インパーン１８．インバータ１９が。

ら構成されている。また、論理回路１２は、入力′ピン
として、クロック入力端子２０．クロック入゛力端子２
１．データセレクト入力端子２２．デ°−トタセレクト
入力端子２３を、入出力兼用のピンと・して、双方向性
バスピンであるＢＵＳ端子凸を有・しており、該論理回
路１２は、前記入力ピンおよ・び入出力ピンより診断デ
ータパターンを印加し、入出力ピンより出力されるデー
タを観測することによって診断を実施することになる。

発明の目的 本発明の目的は、双方向性バスを含む論理回路において
、双方向性バスドライバを、片側遅延特性が保証でき、
かつ、実際の動作と異なることの゛ないようなゲート群
に置換することで前記、スギ′ヤンイン／アウト方式に
て、双方向性バスを含す。

論理回路の診断が実施できる論理回路診断方式を提供す
るにとにある。

本発明の論理回路診断方式は、双方向性バスを。

含ｔｒｉ理回路の入出力兼用バス端子を、各々独立゛の
入力、出力バス端子と仮定して、出力モードでは、内部
出力端子に対応して出力バス端子のレベ。

ルが設定され、入力バス端子と内部入力端子がそ５れぞ
れハイインピーダンス状態と不確定状態にな・るように
、また入力モードでは入力バス端子に対。

応して内部入力端子に対応して入力バス端子のし・ベル
が設定され、出力バス端子と内部出力端子が・それぞれ
ハイインピーダンス状態と不確定状態に？すなるように
、それぞれコントロール端子を制御することにより片側
遅延特性を保証して、診断データ・パターンを発生し、
上記論理回路の診断を行うことに特徴がある。

発明の実施例 ８Ｉ￥３図（ａ）　（ｂ）は、本発明の詳細な説明する
図であり、このうち第３　［Ｍ　（ＦＬ）は実際の双方
向ドライバ、゛第δ図（ｂ）は論理的に置換された双方
向ドライバを、それぞれ示している。

第３図（ＰＬ）の双方向性バスドライバ１は、入出力゛
兼用のバス端子凸、コントロール端子４、入力端子〇、
出力端子６を備えているのに対して、第３図（ｂ）の双
方向性バスドライバ２は、双方向性バスドライバ１の片
側遅延特性を保証するため、入出力班（用ピンであるバ
ス端子３を各々独立の入カビ・ン端子７と出力ビン端子
９とに分け、かつコント・ロール端子８、入力端子１０
、出力端子１１を備えている。

本発明は、双方向性バスドライバ１の特性である入出力
端子の兼用という点において、実際の動・作土では、該
バスドライバへの入力動作と、該バスドライバからの出
力動作が入出力データのぶつかり合いを防ぐため、時分
割に、５ステートコン。

トロール端子を制御することによってなされるどいつ点
に着目し、この意味では、該パスドライノゼ゛の片側遅
延特性を、入出力端子を独立の端子とすることで、保証
したとしても何らさしつかえないということに基づいて
いる。したがって１９本発明では、第３図（ｂ）に示す
理論上置換された双方向バスドライバ２に対して、各端
子７．９．１０．１１の°゛値をあらかじめ定めた値に
なるようにコントロール端子８を制御することにより、
片側遅延特性を保証する。

第４図は、第５図（ｂ）に示す置換されたバスドライバ
の真理値テーブルの説明図である。

第４図において、Ｃ０ＮＴＲ０Ｌ端子が°゛Ｌ′１の時
、すなわち双方向性バスドライバが出力モードの時・、
Ｉ　ＩＩＵＳ端子が、ハイインピーダンス状態Ｚとなつ
・ているのは、双方向性バスドライバの入出力デー・り
のぶつかり合いによるゲート破壊を防止するた・・−め
のものであり、双方向性バスドライバの保護のためには
、必ず、テスタにて必ず守らｔｒければならないことで
あって、本発明の双方向性バスドライバのゲート置換に
よるものでないことを明記しておく。

また、本来１個の入出力ピンである双方向性バスドライ
バ１のＢＵＳ端子を、双方向性バスドライバ２では、２
つの独立したビン、ＩＢＵＳビン７．０ＢＵＳビン８に
分けているが、双方向性バスドライバ１の性質として、
Ｃ０ＮＴＩＬＯＬ端子４の状態により、時分？ｌ！Ｉに
、ＢＵＳ端子を入力モード、出力モードに切替えるわけ
であるから、診断データ作成時にＢＵＳ端子凸を、Ｉ　
ＢＵＳ端子７．０ＢＵＳ端子８に分け、かつ、第４図の
真理値テーブルに従ってデータパターンを作成したとし
ても、テ°スタ側は、前記の如く、データのぶつかり合
いがないように、双方向性バスドライバを時分割に制御
するため、１個の端子として、Ｉ　Ｂｕｓ端子７．０Ｂ
ＵＳ端子８を見なしたとしても、診断データと、実際の
双方向性バスドライバの動作に関して差異がないことは
明らかである。

なお、第４図のテーブルにおいて、Ｚはハイ・インピー
ダンス状態、ＸはＯまたはｌの不確定状態を表わしてい
る。ＣＯＮ’ｌ”１ｌＯＬ端子４がＨＩ、　ＩＩのとき
は出力モードであり、ＯＵＴ端子０が°゛Ｌ″まだはＮ
　ＨＩＩならば、Ｂ［、Ｉｓ端子凸は０ＢＵＳとして働
き、°“ｌ、　ＩＩまたは”Ｈ″状態なる一方、Ｉ　Ｂ
ＵＳはハイインピーダンス状態、ＩＮ端子５は不確定状
態となる。

次に、ＣＯＮ　ｉ’　ｌ　Ｃ）Ｌ　端子４が°’Ｈ”の
ときは入力モードであり、ｐ　ｕ　ｓ端子３はＩ　Ｂ　
ｔＪ　Ｓとしで働き、Ｉ　ＬＩ　ＬＩ　８がＬ′°また
は°°Ｈ″ならば、ＩＮ端子５も・Ｌ・′または・・Ｈ
”となる一方、０ＢＵＳはへイインピーダンス状態、Ｏ
ＵＴ端子６　Ｇ：ｊ、　”　ｌ、″または°“Ｈ′′の
不確定状態となる。

第５図は、本発明の実施例を示す論理回路診断方式の説
明図である。

Ｍｂ図では、論理回路１２の組合せ回路１５を・、スキ
ャンイン／アウト診断方式を適用して診断する例を説明
する。

まず、第１に、フリップ・フロップ］、３を擬似的にエ
ツジピンと見たて、フリップ・フロップ１３に組合せ回
路１５のゲート群を活性化できる任意のデータパターン
をＩ　Ｂｕｓ端子７よりセットする（スキャンイン動作
）。第２に、組合せ回路１６の出力値を７リツプ・フロ
ップ１４にセットする（クロックアドバンス）。第３に
７リツプ・フロップ１４の出力値を０ＢＵＳ端子８より
読取り、（スキャンアウト動作）出力期待値と比較する
。

このように、スキャンイン／アウト診断方式では、スキ
ャンイン動作（クロック入力端子２１によりＩ　Ｔ３　
Ｕ　Ｓ　端子７からデータ入力）、クロック・アドバン
ス動作（データ・セレクト入力端子２３で組合Ｕ゛回路
５の出力を選択し、クロック・入力端子２０からのクロ
ックでセット）およびスキャンアウト動作（データ・セ
レクト入力端子２２でインバータ１９の出力を選択し、
Ｃ０ＮＴＲ０Ｌ　端子８で出力モードにする）の５動作
が行われる。

このようにして、診断を実施するわけであるが、この例
からも、双方向性バスドライバの制御は、人力モード、
出力モードの切替えを時分割に行うので、診断データパ
ターン作成時に、２つの独立な入力ピン、出力ピンを双
方向性バスドライバに与えておいて、実際の診断時は１
個のピンとして扱っても、何ら問題が生じないことがわ
かる。

次に、双方向バスドライバ２のＣ０ＮＴＲ０Ｌ端子８を
”Ｌ　ＩＩとしたまま、クロック入力端子２０゜２１よ
り、フリップ・フロップ１３．１４のクロック入力を真
”とすると、第４図の真理値テーブルにより、７リツプ
・フロップ１３．１４の出力値はＸの状態で入力される
ので、０／１不確定の状態となる。これは、双方向性バ
スの実動作上でも、フリップ・７０ツブの入出力データ
のループにより、片側遅延特性が保証できなくなる場合
であるので、例えこの時フリップ・フロップ１３゜１４
の出力値を０／１不確定の状態としても問題はなく、た
だ双方向性バスドライバ２では、２つの独立したＩ　Ｂ
ｕｓ端子７と０ＢＵＳ端子８を持つことにより、該バス
ドライバの片側遅延特性を保証するだけのことである。

Ｑ”ＩＩに、双方向バスドライバのループ機能を利用し
た動作、例えば、第２図の論理回路１２の７リツプ・７
０ツブ１３に任意のデータをセットした後、双方向性バ
スドライバ１のＣ０Ｎ７１’１ＬＯＬ　端子ヰを”真”
とし、フリップ・フロップ１３の出力値を双方向バスド
ライバ１を介してフリップ・フロップ１４−にセットす
るような場合の診断について述べる。

前記の場合で、第５図に示す論理回路１２では、双方向
性バスドライバ２が、２つの独立した入力ピン、出力ピ
ンを持つため、前記のような動作では、フリップ・フロ
ップ１４の出力値は０／１不確定状態となる。

しかしながら、前記の７リツプ・フリップ１４の出力値
が０／１不確定状態となることが、論°理回路１２の診
断性に影響を与えることはない。何故ならば、第１に、
フリップ・７０ツブ１４の出力値は０／１不確定として
いるので、このとき、７リツプ・７四ツブ１４の出力デ
ータを読み出したとしても、診断データの期待値を誤る
ことはない。

第２に、前記の動作は、（１）フリップ・７０ツブ１３
に双方向性バスドライバ２を介して、任意のデータをセ
ットし、次に７リツプ・フロップ１３の出力値を双方向
性バスドライバ２より読みだして期待値と比較する。■
フリップ・フロップ１４に双方向バスドライバ２を介し
て任意のデータをセットシ、次に７リツプ・フロップ１
４の出力値を双方向性バスドライバ２より読み出して期
待値と比較するという診断を実施することで、該動作の
正常もしくは不良を診断できるからである。

第６図は、本発明の論理回路診断方式のタイムチャート
である。

スキャンイン／アウト診断方式を行うため、Ｃ０ＮＴＲ
０Ｌ端子４（８）をスキャン・「ン動作のときＨ″、ク
ロック・アドバンス動作のとき”Ｈ″または°゛Ｌ″、
スキャンアウト動作のとき°°Ｌ″′に、それぞれ制御
する。

・ＢＵＳ端子３　（７，９）は、Ｃ０ＮＴＲ０Ｌ端子４
（８）の状態に対応してスキャンイン状態のとき入カデ
ータが例えばフリップ・フロップ１３にセットされ、ク
ロック・アドバンス状態のときは不確定となり、スキャ
ンアウト状態のとき出力データが例えばフリップ・７０
ツブ１４から取り出される０その場合、スキャン・クロ
ック入力端子２１゜からはスキャンイン状態のときパル
スが入力され、システム・クロック入力端子２０からは
、クロック・アドバンス状態のときパルスが入力され、
スキャン・アドレスはデータ・セレクト入力端子２２．
２３より選択され、クブック・アトバンズ状態のとき絹
合せ回路１５の出力を、スキャンアウト状態のときイン
バータ１９の出力を、それぞれ選択する。

発明の効果 以−り説明したように、本発明によれば、双方向性バス
を含む論理回路であっても、この論理回路の片側遅延特
性を保証することができるので、従来のスキャンイン／
アウト診断方式で診断が実施できる。

【図面の簡単な説明】

第１図はスキャンイン／アウト診断方式の説明図、第２
図は従来の双方向性バスを含む論理回路の両側遅延特性
の動作説明図、第３図は本発明の詳細な説明する図、第
４図は第８図の置換されたバスドライバの真理値テーブ
ル説明図、ｆｆ１５図ハ本発明の実施例を示す論理回路
診断方式の説明図、第６図は本発明の論理回路診断方式
のタイムチャートである。 ｌ：双方向性バスドライバ、２＋診診断用双方向性性バ
スドライバ３＝バス端子、４＋８＋ｃＯＮ’Ｉ’ＲＯＬ
端子、５：ＩＮｉ子、６１０　Ｕ’ｌ’端子、’ＭＩＢ
ＵＳ端子、９　ｌ０ＢＵＳ端子、１０：ＩＮ端子、１１
：ＯＵＴ端子、１２：論理回路、１３．１４１７リツプ
・フロップ、１５＝組合せ回路、１６．１７＋七レクタ
、１８，１９１インバータ、２０．２１１クロツク入力
端子、２２゜２３：データセレクト入力端子。 第　　　　１　　　　図 第　　３　　図 （ａ、） 日Ｌ　　ｌ　１１　２２．２３ −）− 第　　　４　　　図 第６図

Claims (1)

【特許請求の範囲】
1. 双方向性バスを含む論理回路における入出力兼“用バス
   端子を、各々独立の入力、出力バス端子と仮定して、出
   力モードでは、内部出力端子に対応して出力バス端子の
   レベルが設定され、入力バス端子と内部入力端子がそれ
   ぞれハイインピーダンス状態と不確定状態になるように
   、また、入力モードでは、入力バス端子に対応して内部
   入力端子のレベルが設定され、出力バス端子と内部出力
   端子がそれぞれハイインピーダンス状態と不確定状態に
   なるように、コントロール端子を制御することにより、
   片側遅延特性を保証して、診断デー°タパターンを発生
   し、上記論理回路の診断を行うことを特徴とする論理回
   路診断方式。