JPS5930341A - デ−タ送受信方式 - Google Patents
デ−タ送受信方式Info
- Publication number
- JPS5930341A JPS5930341A JP57139723A JP13972382A JPS5930341A JP S5930341 A JPS5930341 A JP S5930341A JP 57139723 A JP57139723 A JP 57139723A JP 13972382 A JP13972382 A JP 13972382A JP S5930341 A JPS5930341 A JP S5930341A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- modem
- output
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04M—TELEPHONIC COMMUNICATION
- H04M11/00—Telephonic communication systems specially adapted for combination with other electrical systems
- H04M11/06—Simultaneous speech and data transmission, e.g. telegraphic transmission over the same conductors
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Dc Digital Transmission (AREA)
- Communication Control (AREA)
- Maintenance And Management Of Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(1)発明の技術分野
本発明はモデム回路を有する電話端末装置のデータ送受
信方式に関する。
信方式に関する。
(2)技術の背景
モデム回路を有する電話端末装置は概略的に第1図のよ
うな構成から成る。すなわち、回線から1850Hzお
よび1650Hzの組合せによる信号を受け、モデム回
路において復調し、Ov〜5vのディジタル信号に変換
し、次いでモデムインタ7z2回路(R8−2320)
にオイテ士j2V(7)ディジタル信号に変換し、核変
換された信号をパーソナルコンビーータ岬の端末機へ供
給する。逆に端末機からの信号は前述の経路を反対の順
序に経由して回線へと送出される。
うな構成から成る。すなわち、回線から1850Hzお
よび1650Hzの組合せによる信号を受け、モデム回
路において復調し、Ov〜5vのディジタル信号に変換
し、次いでモデムインタ7z2回路(R8−2320)
にオイテ士j2V(7)ディジタル信号に変換し、核変
換された信号をパーソナルコンビーータ岬の端末機へ供
給する。逆に端末機からの信号は前述の経路を反対の順
序に経由して回線へと送出される。
(3)従来技術と問題点
従来、前述のようなモデム回路を有する電話端末装置に
おいては、伝送されてきた信号を、ただ変換するのみで
あった。っ従って回線上でジッタ等のひずみを生じた受
信信号は、そのままモデムからR8232Cを経由して
パーソナルコンビーータまたはプリンタ叫の端末機へ供
給されていた。
おいては、伝送されてきた信号を、ただ変換するのみで
あった。っ従って回線上でジッタ等のひずみを生じた受
信信号は、そのままモデムからR8232Cを経由して
パーソナルコンビーータまたはプリンタ叫の端末機へ供
給されていた。
そのため、特に端末機の能力によっては、必ずしも満足
できる受信が行われないという問題点があった。
できる受信が行われないという問題点があった。
(4)発明の目的
本発明の目的は、前述の従来形の装置における問題点に
かんがみ、モデム回路とモデムインタフェース回路の間
に信号校正回路を設けるという着想に基づき、回線中の
ジッタ等を吸収して、ひずみの少ない信号の送受信を可
能とし、データ送受信の信頼度を向上することにある。
かんがみ、モデム回路とモデムインタフェース回路の間
に信号校正回路を設けるという着想に基づき、回線中の
ジッタ等を吸収して、ひずみの少ない信号の送受信を可
能とし、データ送受信の信頼度を向上することにある。
また付随的なものとして、伝送信号を常時監視すること
が可能な、従って端末装置において伝送信号に対する判
断機能を持たせることができるような送受信方式を得る
ことをも目的の1つとする。
が可能な、従って端末装置において伝送信号に対する判
断機能を持たせることができるような送受信方式を得る
ことをも目的の1つとする。
(5)発明の構成
本発明においては、モデム回路およびモデム(3)
インタフェース回路を有する電話端末装置のデータ送受
信方式において、該モデムインタフェース回路から該モ
デム回路への信号経路および該モデム回路から該モデム
インタフェース回路への信号経路に信号校正回路を設け
たことをweとするデータ送受信方式が提供される。
信方式において、該モデムインタフェース回路から該モ
デム回路への信号経路および該モデム回路から該モデム
インタフェース回路への信号経路に信号校正回路を設け
たことをweとするデータ送受信方式が提供される。
(6)発明の実施例
本発明の詳細な説明するブロック図が第2図に、本発明
の一実施例としてのデータ送受信方式を行う電話端末装
置のプルツク回路図が第3図に示される。第3図におい
て、外部からの回線は電話機回路11を介してモデム回
路13に接続されるっモデム回路】3から切換スイッチ
17を介して中央処理装置(CPU)16に含まれる信
号校正回路19に接続され、信号校正回路19から切換
スイッチ18を介してモデムインタフェース回路(R8
−232C) l 4へ接続される。モデムイン(4) よびキーボード20と接続されている。このほかダイヤ
ルパルス発信回路12がCPU16と電話機回路11の
間に接続されている。キーボード20けキースキヤーン
回路および表示部から構成されている。
の一実施例としてのデータ送受信方式を行う電話端末装
置のプルツク回路図が第3図に示される。第3図におい
て、外部からの回線は電話機回路11を介してモデム回
路13に接続されるっモデム回路】3から切換スイッチ
17を介して中央処理装置(CPU)16に含まれる信
号校正回路19に接続され、信号校正回路19から切換
スイッチ18を介してモデムインタフェース回路(R8
−232C) l 4へ接続される。モデムイン(4) よびキーボード20と接続されている。このほかダイヤ
ルパルス発信回路12がCPU16と電話機回路11の
間に接続されている。キーボード20けキースキヤーン
回路および表示部から構成されている。
前述の装置の動作について第4図および第5図を用いて
説明する。第4図は第3図の装置の部分的な詳細図であ
り、同一の構成要素には同一の参照数字が付加されてい
る。第5図は第4図の装置における信号波形図を示す。
説明する。第4図は第3図の装置の部分的な詳細図であ
り、同一の構成要素には同一の参照数字が付加されてい
る。第5図は第4図の装置における信号波形図を示す。
まず送信する場合には端末機15よシのディジタル出力
信号c±12V)がモデムインタフェース回路】4へ送
られ、+5VからOvのディジタル信号に変換され、切
換スイッチ18に供給される。送信時には切換スイッチ
18は図示の位置にあるから、モデムインタフェース回
路14の出力は信号校正回路I9の入力(8I’)へ接
続される。
信号c±12V)がモデムインタフェース回路】4へ送
られ、+5VからOvのディジタル信号に変換され、切
換スイッチ18に供給される。送信時には切換スイッチ
18は図示の位置にあるから、モデムインタフェース回
路14の出力は信号校正回路I9の入力(8I’)へ接
続される。
信号校正回路19はCPU]6に組込まれている。
CPU16内で伝送速度に応じてタイマを用いて作り出
されたクロック信号が端子0cLsに出力される。
されたクロック信号が端子0cLsに出力される。
端子0cL11に出力されたり四ツク信号を端子SC/
TOに加えると信号校正回路19ヘクロック信号が供給
される。信号校正回路19けシフトレジスタS BO−
/zいしSO2を具備し、信号校正回路19の入力信号
SIけシフトレジスタSB3へ印加される。
TOに加えると信号校正回路19ヘクロック信号が供給
される。信号校正回路19けシフトレジスタS BO−
/zいしSO2を具備し、信号校正回路19の入力信号
SIけシフトレジスタSB3へ印加される。
絽5回には信号校正回路】9における波形図が示される
。第5図(1)には正常なひずみのない入力信号(SI
I)が示され、第5図(3)には前述した端子Etc/
Toに供給されるクロック信号が示される。入力にSI
Iのような信号が加えられ、端子SC/TOに第5図(
3)に示されるようなりロック信号が与えられると、り
ロック信号の立上如で入力信号がシフトレジスタにP込
まれ、クロック信号の立下如で次のシフトレジスタへ転
送される。
。第5図(1)には正常なひずみのない入力信号(SI
I)が示され、第5図(3)には前述した端子Etc/
Toに供給されるクロック信号が示される。入力にSI
Iのような信号が加えられ、端子SC/TOに第5図(
3)に示されるようなりロック信号が与えられると、り
ロック信号の立上如で入力信号がシフトレジスタにP込
まれ、クロック信号の立下如で次のシフトレジスタへ転
送される。
従って各シフトレジスタの出力の波形は、シフトレジス
タSB3については、第5図(4)のように、シフトレ
ジスタ8B2ないしSBOについては、そわぞれ第5図
(5)ないしく7)のように表る。このようにして信号
校正回路19の出力(8o)には第5図(8)に示され
るよう力演形の出力が得られる。
タSB3については、第5図(4)のように、シフトレ
ジスタ8B2ないしSBOについては、そわぞれ第5図
(5)ないしく7)のように表る。このようにして信号
校正回路19の出力(8o)には第5図(8)に示され
るよう力演形の出力が得られる。
該出力が切換スイッチ17を介してモデム回路13へ送
られ、モデム回路I3で1850f(zおよび1650
Hz の信号に変換さね回線へと送出される。
られ、モデム回路I3で1850f(zおよび1650
Hz の信号に変換さね回線へと送出される。
次に前述の装置において受信する場合の動作について説
明する。廿ず回線から送られてきた1850Hzおよび
1650H2の信号は電話機回路11を経由してモデム
回路13へ供給され、モデム回路13において+5■か
らOvのディジタル信号に変換さね、切換スイッチ17
により切換えられて信号校正回路19の入力(Sr)へ
印加される。信号校正回路】9のメカへ印加された信号
は前述の送信の場合と同様に処理され出力(SO)に送
出される。出力(80)は切換スイッチ18により切換
えられてモデムインタフェース回路14の入力へ供給さ
れる。モデムインタフェース回路14においては、信号
校正回路19からの+5■からOVのディジタル信号を
±+2Vのディジタル信号に変換して端末機、15へ送
出する。
明する。廿ず回線から送られてきた1850Hzおよび
1650H2の信号は電話機回路11を経由してモデム
回路13へ供給され、モデム回路13において+5■か
らOvのディジタル信号に変換さね、切換スイッチ17
により切換えられて信号校正回路19の入力(Sr)へ
印加される。信号校正回路】9のメカへ印加された信号
は前述の送信の場合と同様に処理され出力(SO)に送
出される。出力(80)は切換スイッチ18により切換
えられてモデムインタフェース回路14の入力へ供給さ
れる。モデムインタフェース回路14においては、信号
校正回路19からの+5■からOVのディジタル信号を
±+2Vのディジタル信号に変換して端末機、15へ送
出する。
次に第5図の波形図を用いて、信号校正回路(7)
I9にひずみを有すゐ入力波形の信号、例えば第5図(
2)に示されるSI2のような波形の信号が印加された
場合について説明する。信号校正回路190入力に波形
8I2を有する信号が供給された場合においても、第5
図(3)のクロック信号の立上りで入力信号がシフトレ
ジスタに読込まれ、クロック信号の立下りで次のシフト
レジスタへ転送されるA・ら、第5図(4)ないしく8
)の波形は、前述のひずみの力い入力波形811を有す
る信号が供給された場合と同一となる。入力波形のひず
みすなわち波形における立上りまたは立下りのずれは、
クロック信号の周期の1/2に相当する時間のすわ迄取
除くことができる。
2)に示されるSI2のような波形の信号が印加された
場合について説明する。信号校正回路190入力に波形
8I2を有する信号が供給された場合においても、第5
図(3)のクロック信号の立上りで入力信号がシフトレ
ジスタに読込まれ、クロック信号の立下りで次のシフト
レジスタへ転送されるA・ら、第5図(4)ないしく8
)の波形は、前述のひずみの力い入力波形811を有す
る信号が供給された場合と同一となる。入力波形のひず
みすなわち波形における立上りまたは立下りのずれは、
クロック信号の周期の1/2に相当する時間のすわ迄取
除くことができる。
また本実施例の装置においては、伝送信号がCPU内蔵
のシリアルボート (シフトレジスタ)を経由している
ため、伝送信号を常時監視することが可能とカシ、伝送
信号に対する判断機能を持たせることができる。
のシリアルボート (シフトレジスタ)を経由している
ため、伝送信号を常時監視することが可能とカシ、伝送
信号に対する判断機能を持たせることができる。
(7)発明の効果
本発明によれば、伝送信号が回線中において(8)
受けるジッタ等のひずみを吸収して、ひずみの少ない信
号の送受信を可能とし、データ送受信における信頼度を
向上するととができる。また付随的な効果として伝送信
号を常時監視し、端末装置において伝送信号に対する判
断機能を持たせることが可能な送受信方式が得られる。
号の送受信を可能とし、データ送受信における信頼度を
向上するととができる。また付随的な効果として伝送信
号を常時監視し、端末装置において伝送信号に対する判
断機能を持たせることが可能な送受信方式が得られる。
第1図は従来形式の電話端末装置の概略的な構成を示す
ブロック図、第2図は本発明の詳細な説明するブロック
図、第3図は本発明の一実施例としてのデータ送受信方
式を行う電話端末装置のブロック回路図、第4図は第3
図の装置の一部分を示すブロック回路図、第5図は第4
図の回路における波形図である。 11・・・電話機回路 12・・・ダイヤルパルス発信回路 13・・・モデム回路 14・・・モデムインタフェース回路 15・・・端末機 16・・・中央処理装置 17.1s・・・切換スイッチ 19・・・信号校正回路 20・・・キーボード SBO、SBI 、 SB2 、883−’−シフトレ
ジスタ。 特許出願人 富士通株式会社 特許出願代理人 弁理士 青 木 朗 弁理士西舘和之 弁理士内田幸男 弁理士山目昭之
ブロック図、第2図は本発明の詳細な説明するブロック
図、第3図は本発明の一実施例としてのデータ送受信方
式を行う電話端末装置のブロック回路図、第4図は第3
図の装置の一部分を示すブロック回路図、第5図は第4
図の回路における波形図である。 11・・・電話機回路 12・・・ダイヤルパルス発信回路 13・・・モデム回路 14・・・モデムインタフェース回路 15・・・端末機 16・・・中央処理装置 17.1s・・・切換スイッチ 19・・・信号校正回路 20・・・キーボード SBO、SBI 、 SB2 、883−’−シフトレ
ジスタ。 特許出願人 富士通株式会社 特許出願代理人 弁理士 青 木 朗 弁理士西舘和之 弁理士内田幸男 弁理士山目昭之
Claims (1)
- 【特許請求の範囲】 1、モデム回路およびモデムインタフェース回路を有す
る電話端末装置のデータ送受信方式において、該モデム
インタフェース回路から該モデム回路への信号経路およ
び該モデム回路から該モデムインタフェース回路への信
号経路に信号校正回路を設けたことを特徴とするデータ
送受信方式。 2、該信号校正回路は、入力信号と同期したクロックパ
ルスの立上シによシ入力信号を読込み、該クロックパル
スの立下シによシ該読込まれた信号をシフトするシフト
レジスタ、および該モデムインタフェース回路の出力を
該シフトレジスタの入力へ接続し、かつ該シフトレジス
タの出力を該モデム回路へ接続する接続状態と、該モデ
ム回路の出力を該シフトレジスタの入力へ接続し、かつ
該シフトレジスタの出力を該モデムインタフェース回路
に接続する接続状態とを選択的に切換える切換手段を具
備する特許請求の範囲第1項に記載のデータ送受信方式
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57139723A JPS5930341A (ja) | 1982-08-13 | 1982-08-13 | デ−タ送受信方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57139723A JPS5930341A (ja) | 1982-08-13 | 1982-08-13 | デ−タ送受信方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5930341A true JPS5930341A (ja) | 1984-02-17 |
Family
ID=15251895
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57139723A Pending JPS5930341A (ja) | 1982-08-13 | 1982-08-13 | デ−タ送受信方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5930341A (ja) |
-
1982
- 1982-08-13 JP JP57139723A patent/JPS5930341A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GR3017740T3 (en) | Clock regeneration circuit for a clocked information processing system. | |
| KR920005219B1 (ko) | 신호 처리 회로 | |
| JPS61264852A (ja) | ディジタル加入者線試験方式 | |
| JPS5811780B2 (ja) | デイジタル・デ−タ伝送方式 | |
| JPH02141162A (ja) | 変復調装置 | |
| JPS5930341A (ja) | デ−タ送受信方式 | |
| KR950010618A (ko) | 샘플링 비율 변환 시스템 | |
| JP2001332691A (ja) | 半導体装置およびそれを搭載して成る回路モジュール | |
| GB2178266A (en) | Digital sample rate reduction system | |
| JPH07131504A (ja) | データ転送装置 | |
| CA2037488C (en) | Communication terminal equipment | |
| RU2116007C1 (ru) | Устройство приема тактовых сигналов для управления сетевой синхронизацией атс | |
| KR960006008Y1 (ko) | 데이타 전송속도 변환장치 | |
| KR100366338B1 (ko) | 팩스사서함 시스템에서의 팩스모뎀 테스트장치 | |
| KR100211333B1 (ko) | 디지탈 음성신호의 동기 조절장치 | |
| JPH06324113A (ja) | 半導体集積回路 | |
| KR970005265B1 (ko) | 전전자 교환기의 피씨엠 데이터 송신회로 | |
| JP2786394B2 (ja) | 直流分岐装置 | |
| JPH031610A (ja) | 信号検出回路 | |
| JP2002169770A (ja) | 画像データ転送システム | |
| JPH11340973A (ja) | 伝送路終端方法及び装置 | |
| JPS63283247A (ja) | 画像伝送処理システム | |
| JPH07107081A (ja) | ビデオ信号伝送方法及びビデオ信号伝送装置 | |
| JPH03101432A (ja) | データ受信回路 | |
| JPH05336210A (ja) | 通信機能確認方式 |