JPS593078B2

JPS593078B2 - 走査式デ−タ表示およびスイツチ状態収集回路

Info

Publication number: JPS593078B2
Application number: JP51056397A
Authority: JP
Inventors: 煕一堀; 和之鴨下
Original assignee: Meidensha Corp
Current assignee: Meidensha Corp
Priority date: 1976-05-17
Filing date: 1976-05-17
Publication date: 1984-01-21
Also published as: JPS52139887A

Description

【発明の詳細な説明】本発明は走査式データ表示寂よびスイツチ状態収集回路
に関するものでぁる。

従来の監視制御パネルは表示ランプ、制御スイツチのみ
を実装し、それらの制御回路はすべて論理制御部に用意
していた。

そして、従来の監視制御パネル内の表示ランプ、制御ス
，イツチのレイアウトはシステム毎にユーザの仕様で決
定される。従つてパネル内の配線もシステム毎に接続図
を作成し、レイアウトに合せて１本１本接続するため配
線の標準化は不可能であつた。また監視制御盤内の回路
構成は第１図に示すように単純ではあるが、表示ランプ
、制御スイツチが多くなればその数に従つて配線数が著
しく多く、しかもシステム毎に器具レイアウトに応じた
シーケンス設計が必要であつた。な訃第１図に｝いては
、監視パネルが示されて？り、論理制御部１の各表示信
号を監視パネル部２の各赤緑のランプ表示部ＲＧへ供給
される。ここで表示１〜表示ｎの各表示信号当り配線数
２本であるので合計各２本×ｎとなる。本発明はこのよ
うな問題を解決し、論理制御部とパネル部（表示（監視
）パネル部、制御パネル部、制御表示（あるいは監視制
御）パネル部）間を少数の共通配線で接続し、配線の少
数化｝よび標準化を行なうことができるようにした走査
式データ表示｝よびスイツチ状態収集回路を提供しよう
とするもので以下実施例を用いて説明する。第２図は本
発明に係る走査式データ表示回路の一実施例を示し、同
図に｝いて論理制御部１の構成について述べると、１１
はクロツク発振回路、１２はクロツク発振回路１１クロ
ツク信号により駆動されるデータアドレスカウンタ、１
３はデータバンクで、データアドレスカウンタ１２の出
力ＭＳＢ（一つのデータの最上位ビツト），・・・・・
・ＬＳＢ（一つのデータの最下位ビツト）が供給され、
データアドレスカウンタ１２によりデータアドレスを指
定され被制御対象の状態変化を蓄積する。このデータバ
ンク１３からはデータアドレス指定に従つてデータアウ
ト信号Ｒ（赤の表示），Ｇ（緑の表示）が送出される。
１４はクロツク発振回路１１の出力にもとづきメモリト
リガパルス信号ＴＲＧを作成し送出するトリガ回路であ
る。

またパネル部２、ここでは表示（監視）パネル部の構成
について述べると、パネル部２は複数個の表示ユニツト
３を有し、各表示ユニツト３内にはアドレス設定部３１
と、このアドレス設定部３１のアドレス設定信号と前記
データアドレスカウンタ１２からのデータアドレス信号
ＭＳＢ，・・・・・・，ＬＳＢとのアドレス一致を検出
するアドレスー致回路３２と、このアドレス一致回路３
２のアドレス一致信号と前記トリガ回路１４からのメモ
リトリガ信号とのアンド条件で前記データバンク１３か
らの各データアウト信号を記憶すると共に表示する表示
部とを有している。この表示部３３の構成について述べ
ると、４１はアドレス一致回路３２のアドレス一致信号
とトリガ回路１４からのメモリトリガパルスとが供給さ
れるアンド回路、４２，４３は夫々アンド回路４１の出
力が供給され、かつ夫々データバンク１３からのデータ
アウト信号Ｒ（赤表示）、Ｇ（緑表示）が供給されるメ
モリ回路、４４，４５は夫々メモリ回路４２，４３の出
力側に接続されたドライバ回路、４６，４７は夫々ドラ
イバ回路４４，４５によつて駆動される発光ダイオード
、４８，４９は夫々一端が発光ダイオード４６，４７に
接続され、かつ他端が正電源Ｐに共通接続された抵抗で
ある。な｝、監視パネル部２に？いてＢＬは各表示ユニ
ツト３の人出力信号を共通配線するバスライン部であり
、後述する第４図実施例ではバスライン部ＢＬは各制御
スイツチユニツト５の人出力信号を共通配線し、第６図
実施例ではバスライン部ＢＬは各制御表示ユニツト７の
人出力信号を共通配線するために用いられている。第３
図ａ−ｇは第２図のタイムチヤートであり、第３図ａは
クロツク発振回路１１の出力（クロソク信号）を示し、
同図Ｂ，ｃはデータアドレスカウンタ１２の出力を２ピ
ツト（４アドレス）とした場合のＬＳＢ，ＭＳＢを示し
、同図ｄはトリガ回路１４の出力（トリガ信号）を示し
、同図ｅはアドレス一致回路３２の出力（アドレス一致
信号）を示し、同図ｆはデータバンク１３の出力（デー
タアウト信号）を示し、同図ｇはメモリ回路４２の出力
を示している。

このように構成された走査式データ表示回路にづいて、
論理制御部１では、クロツク発振回路１１で発生したク
ロツク信号（第３図ｅ参照）によりデータアドレスカウ
ンタ１２を１駆動し、このデータアドレスカウンタ１２
の出力（第３図Ｂ，ｃ参照）によりデータバンク１３に
データアドレスが指定される。

データバンク１３はアドレスカウンタ１２により指定さ
れたアドレスのデータ内容をデータアウト信号Ｒ，Ｇ（
第３図ｆ参照）としてパネル部２のメモリ回路４２，４
３へ夫々送出する。一方トリガ回路１４はクロツク発振
回路１１からのクロツク信号によりメモリトリガパルｊ
ス（第３図ｄ参照）を作成し、パネル部２（監視パネル
部）側の各表示ユニツト３の表示部３３のアンド回路４
１へ転送する。一方監視パネル部２では、各表示ユニツ
ト３内に｝いて、アドレス一致回路３２はアドレス設定
部３１の出力と論理制御部１のデータアドレスカウンタ
１２から受信したアドレス信号とのアドレス一致を検出
し、このアドレス一致回路３２のアトＶス一致信号（第
３図ｅ参照）とトリガ回路１４からのメモリトリガ信号
とのアンドをアンド回路４１でとつて、このアンド回路
４１の出力でデータバンク１３からのデータアウト信号
Ｒ，Ｇのデータを夫々メモリ回路４２，４３へ夫々転送
する。このように論理制御部１からはデータアドレス信
号、データアウト信号｝よびメモリトリガ信号をデータ
アドレス信号線、データアウト信号線？よびメモリトリ
ガ信号線でもつて、コネクタを介して監視パネル部２へ
転送することができ、論理制御部１と監視パネル部２間
を結ぶ前記デ一タアドレス信号線とデータアウト信号
線と前記トリガ信号線とを前記パネル部の各表示ユニツ
ト３に対し共通にしたものである。

な？ここで、データアドレス数はアドレス信号をｎビツ
トとすると２ｎアドレスまでの表示走査が可能となる。
第４図は本発明に係る走査式スイツチ状態収集回路の一
実施例を示し、同図に｝いて論理制御部１の構成につい
て述べると、論理制御部１は前記クロツク発振回路１１
と、前記データアドレスカウンタ１２と、前記トリガ回
路１４と、パネル部２の各制御スイツチユニツト５の制
御部６からの出力ＳＥＬと前記トリガ回路１４の出力が
供給されて訃り、データアドレスカウンタ１２から指定
されたデータアドレス信号を選択符号にコード変換を行
ないＰ／Ｓ変換部などへ出力を送出する選択符号構成回
路１５と、Ｓ／Ｐ変換部などからの出力により選択完了
を検出し選択完了信号ＳＯをパネル部２へ送出する選択
完了検出回路１６とから構成されている。

な訃、本発明が適用される監視制御盤は複数の監視制御
機器を監視制御対象として｝り、これらの機器に対する
図示されない制御出力個別回路には機器対応で個有の選
択符号が割り当てられている。この選択符号は一般に誤
制御防止のため、冗長化された特殊符号を使用し、図示
されない誤り検定回路が付加されている。従つて、前述
した選択符号構成回路１５広論理制御部１に設けられた
アドレスカウンタ１２からのアドレス指定により認識さ
れた個別制御スイツチの０Ｎ信号に相当する選択符号を
Ｐ／Ｓ変換器等を介して制御出力個別回路へ出力するた
めの符号変換回路として機能する。またパネル部２、こ
こでは制御パネル部の構成について述べると、パネル部
２は複数個の制御スイツチユニツト５を有し、各制御ス
イツチユニツト５は、前記アドレス設定部３１と前記ア
ドレスー致回路３２と、前記アドレス一致回路３２から
のアドレス一致信号と制御スイツチ６１の接点状態との
アンドをアンド回路６２でとり、そのアンド信号を前記
選択符号構成回路１５へ送出すると共に前記選択完了検
出回路１６からの選択完了信号ＳＯと前記匍脚スイツチ
６１の接点オンの条件でアンド回路６３の出力をドライ
バ回路６４を介して発光ダイオード６５に供給し、ここ
で選択完了表示を行なう制御部６とから構成されている
。

な｝前記制御部６にづいて、６６はインバー久６７，６
８は抵抗である。第５図ａ−ｈは第４図のタイムチヤー
トであり、第５図ａはクロツク発振回路１１の出力（ク
ロツク信号）を示し、同図Ｂ，ｃは夫々データアドレス
カウンタ１２の出力を２ピツト（４アドレス）とした場
合のＬＳＢ９ＭＳＢを示し、同図ｄはトリガ回路１４の
出力（トリガ信号）を示し、同図ｅはアドレス一致回路
３２の出力（アドレス一致信号）を示し、同図ｆは制御
スイツチ６１の接点状態を示レ同図ｇは、アンド回路６
２の選択中出力ＳＥＬを示し、同図ｈは選択完了検出回
路１６からの選択完了信号ＳＯを示している。

このように構成された走査式スイツチ状態収集回路に２
いては、論理制御部１では、クロツク発振回路１１で発
生したクロツク（第５図ａ参照）によりデータアドレス
カウンタ１２を駆動し、そのデータアドレスカウンタ１
２の出力（第５図Ｂｃ参照）を選択符号構成回路１５づ
よび制御パネル部２側へ転送し、ここでデータアドレス
カウンタ１２により指定されたアドレスを選択符号にコ
ード変換を行なう。また選択完了検出回路１６から選択
完了信号ＳＯ（第５図ｈ参照）をパネル部２側べ転送す
る。一方制御パネル部２では、各制御ユニツト５内に｝
いて、アドレス一致回路３２でアドレス設定部３１のア
ドレス設定信号と論理制御部１のデータアドレスカウン
タ１２から受信したアドレス信号とのアドレス一致検出
を行ない、このアドレスー致回路３２のアドレス一致信
号（第５図ｅ参照）と制御スイツチ６１の接点状態（第
５図ｆ参照）とのアンドをアンド回路６２でとつて、そ
の出力（第５図ｇ参照）を選択符号構成回路１５へ転送
するものである。

またアンド回路６３に｝いて、論理制御部１の選択完了
検出回路１６からの選択完了信号（第５図ｈ参照）を受
信した場合、制御スイツチ６１の接点オン（第５図ｆ参
照）の条件で、出力をドライバ回路６４を介して発光ダ
イオード６５に供給し、選択完了表示を行なうものであ
る。このように論理制御部１とパネル部２間を結ぶデー
タアドレス信号線と選択完了信号線と各制御部６から選
択符号構成回路１５への信号線とをパネル部（ここでは
制御パネル部に相当する）２の各制御スイツチユニツト
５に対し共通にしたものである。

第６図は本発明に係る同時走査式データ表示・スイツチ
状態収集回路の一実施例を示し、同図は第２図と第４図
とを組合せてまとめたものであり、第２図の表示部３３
と第４図の制御部６は同一のユニツトすなわち制御表示
（監視制御）ユニツト７内に実装される。

そして第６図に｝いて、論理制御部１ではクロツク発振
回路１１、データアドレスカウンタ１２、トリガ回路１
４が共用され、またパネル部（監視制御パネル部）２で
は各制御表示（監視制御）ユニツト７に｝いてアドレス
設定部３１とアドレス一致回路３２とが共用される。こ
のように第２図と第４図に共通の回路は共用することが
可能となり、回路構成が合理的なものとなる。この第６
図回路の機能は第２図と第４図の各機能を加えたものと
なり、そのタイムチヤートも第３図と第５図に示す通り
である。

第６図に｝いては、論理制御部１と監視制御パネル部２
間を結ぶデータアドレス信号線とデータアウト信号線と
トリガ信号線と選択完了信号線と各制御部６から選択符
号構成回路１５への信号線とをパネル部２の各制御表示
ユニツト７に対し共通にしたものである。

上述したように本発明に係る走査式データ表示訃よびス
イツチ状態収集回路を用いれば論理制御部とパネル部（
表示（監視）パネル部、制御・くネル部、制御表示（監
視制御）パネル部）間を少数の共通配線で接続し、配線
の少数化｝よび標準化を行なうことができる。

たとえば、パネル部として、監視パネル部を例にとつて
説明すると、従来は前述した第１図に示すように回路構
成は単純であるが、配線の量が著しく多く、しかもシス
テム毎に器具（ランプ表示部ＲＧ）レイアウトに応じた
シーケンス設計が必要であつた。

これに対し本発明では監視パネル部の配線は第７図に示
す如す器具（表示ユニツトＲＧ（３に相当する））のレ
イアウトに関係なく接続の容易な順序で全く同一の配線
をすべての器具（表示ユニツトＲＧ（３に相当する））
に接続すればよくリボンケーブルなどを使用すれば将来
の増設に対しても容易に対応できる。また本発明では配
線の量も従来に対して著しく減少できる。

本発明ではアドレス信号のピツト数をｎとした場合、２
ｎアドレスが走査できるので、比較例としてアドレス信
号８ビツトとして比較すると、従来方式では器具数〔監
視制御ユニツト（第６図の７で示す）〕２５６の場合２
５６（器具数）×（２（Ｒランプ，Ｇランプ）＋ｌ（制
御スイツチ接点））＝７６８本であるが、本発明第６図
によると、アドレス８ビットで２８＝２５６アドレス走
査可能なので、８（アドレス）＋２（Ｒランプ，Ｇラン
プ）＋１（トリガ）＋ｌ（選択あり）＋１（選択完了）
＝１３本となる。

（但し第７図に示すように監視ユニツトだけの場合は１
１本となる）

【図面の簡単な説明】

第１図は従来方式の配線説明図、第２図は本発明に係る
走査式データ表示回路の一実施例を示す構成図、第３図
は第２図のタイムチヤート、第４図は本発明に係る走査
式スイツチ状態収集回路の一実施例を示す構成図、第５
図は第４図のタイムチヤート、第６図は本発明に係る同
時走査式データ表示・スイツチ状態収集回路の一実施例
を示す構成図、第７図は本発明の配線説明図であつて、
図中１は論理制御部、２はパネル部、３は表示ユニツト
、５は匍脚スイツチユニツト、６は制御部、７は制御表
示ユニツト、１１はクロツク発振回路、１２はデータア
ドレスカウンタ、１３はデータバン久１４はトリガ回
路、１５は選択符号構成回路、１６は選択完了検出回路
、３１はアドレス設定部、３２はアドレス一致回路、３
３は表示部、４１，６２，６３はアンド回路、４２，４
３はメモリ回路、４６，４７，６５は発光ダイオード、
６１は制御スイツチ、ＢＬはバスライン部である。

Claims

【特許請求の範囲】１クロック発振回路１１と、このクロック発振回路１
１のクロック信号により駆動されるデータアドレスカウ
ンタ１２と、前記クロック発振回路１１の出力によりト
リガ信号を作成し送出するトリガ回路１４と、後記パネ
ル部２の各制御スイッチユニット５の制御部６からの出
力と前記トリガ回路１４の出力が供給されており、前記
データアドレスカウンタ１２からの指定されたデータア
ドレス信号を選択符号にコード変換を行なう選択符号構
成回路１５と、選択完了信号を送出する選択完了検出回
路１６とを有する論理制御部１と；アドレス設定部３１
と、このアドレス設定部３１のアドレス設定信号と前記
データアドレスカウンタ１２からのデータアドレス信号
とのアドレス一致を検出するアドレス一致回路３２と、
このアドレス一致回路３２からのアドレス一致信号と制
御スイッチの接点状態とのアンド信号を前記選択符号構
成回路１５へ送出すると共に前記選択完了検出回路１６
からの選択完了信号と前記制御スイッチの接点オンの条
件で選択完了表示を行なう制御部６とを各々有する複数
の制御スイッチユニット５と、各制御スイッチユニット
５の入出力信号を共通配線するバスライン部ＢＬとによ
り構成されたパネル部２とを備え、前記論理制御部１と
前記パネル部２の各制御スイッチユニット５間を結ぶ前
記データアドレス信号線と前記選択完了信号線と前記各
制御部１から前記選択符号構成回路への信号線とを前記
バスライン部ＢＬを介して共通配線したことを特徴とす
る走査式スイッチ状態収集回路。２クロック発振回路１１と、このクロック発振回路１
１のクロック信号により駆動されるデータアドレスカウ
ンタ１２と、このデータアドレスカウンタ１２の出力に
よりデータアドレスが指定され被監視制御対象の状態変
化を蓄積するデータバンク１３と、前記クロック発振回
路１１の出力によりトリガ信号を作成し送出するトリガ
回路１４と、後記パネル部２の各制御スイッチユニット
５の制御部６からの出力と前記トリガ回路１４の出力と
が供給されており、前記データアドレスカウンタ１２か
らの指定されたデータアドレス信号を選択符号にコード
変換を行なう選択符号構成回路１５と、選択完了信号を
送出する選択完了検出回路１６とを有する論理制御部１
と：アドレス設定部３１と、このアドレス設定部３１の
アドレス設定信号と前記データアドレスカウンタ１２か
らのデータアドレス信号とのアドレス一致を検出するア
ドレス一致回路３２と、このアドレス一致回路３２のア
ドレス一致信号と前記トリガ回路１４からのトリガ信号
とのアンド条件で前記データバンク１３からの各データ
アウト信号を記憶すると共に表示する表示部３３と、前
記アドレス一致回路３２からのアドレス一致信号と制御
スイッチの接点状態とのアンド信号を前記選択符号構成
回路１５へ送出すると共に前記選択完了検出回路１６か
らの選択完了信号と前記制御スイッチの接点オンの条件
で選択完了表示を行なう制御部６とを各各有する複数の
制御表示ユニット７と、各制御表示ユニット７の入出力
信号を共通配線するバスライン部ＢＬとにより構成され
たパネル部２とを備え、前記論理制御部１と前記パネル
部２の各制御表示ユニット７間を結ぶ前記データアドレ
ス信号線と前記データアウト信号線と前記トリガ信号線
と前記選択完了信号線と前記各制御部６から前記選択符
号構成回路１５への信号線とを前記バスライン部ＢＬを
介して共通配線したことを特徴とする同時走査式データ
表示・スイッチ状態収集回路。