JPS5931072A - 高移動度電界効果トランジスタ - Google Patents
高移動度電界効果トランジスタInfo
- Publication number
- JPS5931072A JPS5931072A JP57141047A JP14104782A JPS5931072A JP S5931072 A JPS5931072 A JP S5931072A JP 57141047 A JP57141047 A JP 57141047A JP 14104782 A JP14104782 A JP 14104782A JP S5931072 A JPS5931072 A JP S5931072A
- Authority
- JP
- Japan
- Prior art keywords
- region
- doped
- semiconductor
- semiconductor layer
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
- H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having two-dimensional [2D] charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
- H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
- H10D30/472—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having lower bandgap active layer formed on top of wider bandgap layer, e.g. inverted HEMT
Landscapes
- Junction Field-Effect Transistors (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、超高速、高利得かつ低消費電力であ −
る特徴を有する半導体論理素子の分野に属し、高移動度
の極めて薄い二次元キャリアガス層の電流をゲート電極
に加える電位で制御する電界効果トランジスタに関する
ものである。
る特徴を有する半導体論理素子の分野に属し、高移動度
の極めて薄い二次元キャリアガス層の電流をゲート電極
に加える電位で制御する電界効果トランジスタに関する
ものである。
従来のこの種の高移動度電界効果トランジスタ（ｆ（Ｍ
Ｉｉ’ＥＴ ）の代表的な構造の例を第１図に示す。
Ｉｉ’ＥＴ ）の代表的な構造の例を第１図に示す。
例えば、１は半絶縁性ＧａＡｓ基板、２は高不純物濃度
でＧａＡｓ Ｊ：り禁制帯エネルギ幅の大きいＡｔ６，
３Ｇａ ６．７Ａｓ層、３１ｃＪ、ショットキバリアゲ
ート電極でＡｔ等からなり、４１５１’ｌソースとドレ
イン電極であり、Ａ１１−Ｇｅ等からなる。６は半導体
２の不純物エネルギレベルが半導体１の伝導帯レベルよ
り高い位置にあるため、半導体１と２の界面近くの半導
体２側の不純物からの電子は半導体１側に移動して、■
側に極めて薄い二次元電子ガス層を形成している状態を
示している。ゲート・ソース間に加えられた電圧により
、ゲート電極３から延びている空乏層７の深さを制御し
て二次元電子ガスの濃度を制御し、ドレイン電極５とソ
ース電極４の間に流れる電流を制御する。この二次元電
子ガスは、二次元の状態でしかも不純物濃度の低いＧａ
Ａｓ層内を ５− 走行するので高移動度が期待され、現在までに常温で５
０００〜７０００ｃＷＬ／Ｖ−８ 、７７ Ｋで１００
，０００〜１２０゜０００ｃ４／’Ｖ’Ｓ のきわめて
高い移動度の実測例が報告されている。従って、このよ
うな高移動度ＦＥＴは現在開発が進んでいるＧａＡｓ−
ＦＥＴより超高速動作ができ、将来重要な素子となる可
能性を持っている。但し、この従来の構造では、二次元
電子ガス濃度を増加するため半導体２の不純物濃度を高
くする必要がある。その場合、半導体２上のショットキ
バリア電極の耐圧が低くなり、空乏層７の深さを十分制
御できないこと、その制御のためには半導体２の厚さ制
御が極めて難しくなることなど多くの欠点を有していた
。
でＧａＡｓ Ｊ：り禁制帯エネルギ幅の大きいＡｔ６，
３Ｇａ ６．７Ａｓ層、３１ｃＪ、ショットキバリアゲ
ート電極でＡｔ等からなり、４１５１’ｌソースとドレ
イン電極であり、Ａ１１−Ｇｅ等からなる。６は半導体
２の不純物エネルギレベルが半導体１の伝導帯レベルよ
り高い位置にあるため、半導体１と２の界面近くの半導
体２側の不純物からの電子は半導体１側に移動して、■
側に極めて薄い二次元電子ガス層を形成している状態を
示している。ゲート・ソース間に加えられた電圧により
、ゲート電極３から延びている空乏層７の深さを制御し
て二次元電子ガスの濃度を制御し、ドレイン電極５とソ
ース電極４の間に流れる電流を制御する。この二次元電
子ガスは、二次元の状態でしかも不純物濃度の低いＧａ
Ａｓ層内を ５− 走行するので高移動度が期待され、現在までに常温で５
０００〜７０００ｃＷＬ／Ｖ−８ 、７７ Ｋで１００
，０００〜１２０゜０００ｃ４／’Ｖ’Ｓ のきわめて
高い移動度の実測例が報告されている。従って、このよ
うな高移動度ＦＥＴは現在開発が進んでいるＧａＡｓ−
ＦＥＴより超高速動作ができ、将来重要な素子となる可
能性を持っている。但し、この従来の構造では、二次元
電子ガス濃度を増加するため半導体２の不純物濃度を高
くする必要がある。その場合、半導体２上のショットキ
バリア電極の耐圧が低くなり、空乏層７の深さを十分制
御できないこと、その制御のためには半導体２の厚さ制
御が極めて難しくなることなど多くの欠点を有していた
。
本発明は、これらの欠点を解決するため、ショットキバ
リアゲート電極を付ける上側の半導体を不純物を添加し
ない半導体層とし、その下の半導体層をこの上側の半導
体より禁制帯エネルギ幅の大きい、高い不純物濃′度の
二次元キャリアガス供給の層とし、１ｆｃ、ソース電極
は、上側半導体層との間に加える電圧で二次元キャリア
ガスを注入 ６− するパイボーラトランジヌタのエミ、りの働きをするこ
となどのため、従来のものより二次元キャリアの密度を
大きくできること５．二次元キャリアガスとして電子の
みでなく正孔も利用できること、相補形の素子（機能的
にＣＭＯ８相当）ができることなど数多くの特長を治し
、超高速低消費電力の半導体論理素子が実現できる高移
動度電界効果トランジスタを提供するものである。
リアゲート電極を付ける上側の半導体を不純物を添加し
ない半導体層とし、その下の半導体層をこの上側の半導
体より禁制帯エネルギ幅の大きい、高い不純物濃′度の
二次元キャリアガス供給の層とし、１ｆｃ、ソース電極
は、上側半導体層との間に加える電圧で二次元キャリア
ガスを注入 ６− するパイボーラトランジヌタのエミ、りの働きをするこ
となどのため、従来のものより二次元キャリアの密度を
大きくできること５．二次元キャリアガスとして電子の
みでなく正孔も利用できること、相補形の素子（機能的
にＣＭＯ８相当）ができることなど数多くの特長を治し
、超高速低消費電力の半導体論理素子が実現できる高移
動度電界効果トランジスタを提供するものである。
以下本発明の詳細な説明する。
第２図は本発明の一実施例であって、１１は半絶縁性Ｇ
ａＡｓ基板、】２は月よりも禁制帯エネルギ幅の大きい
不純物を添加しないＡｔｏ、３Ｇａｏ、７λ８層であり
、その厚さは約１００ＯＡである。１３け多くの８１等
のｎ型の不純物を添加したＡｔ６．３Ｇａ（１７Ａｓで
あり、その濃度は５×１０１７〜２×１０１８ＣｎＶ３
１その厚さは２００〜３００λである。１４は不純物を
添加しないＧａＡｓ又１ｄ’、 Ｉ Ｘ １０１５−Ｉ
Ｘ １０”ｍ ３のＢｅ等のｐ型の不純物を添加した
ＱａＡＢ層で、その厚さは５００〜１００ＯＡである。
ａＡｓ基板、】２は月よりも禁制帯エネルギ幅の大きい
不純物を添加しないＡｔｏ、３Ｇａｏ、７λ８層であり
、その厚さは約１００ＯＡである。１３け多くの８１等
のｎ型の不純物を添加したＡｔ６．３Ｇａ（１７Ａｓで
あり、その濃度は５×１０１７〜２×１０１８ＣｎＶ３
１その厚さは２００〜３００λである。１４は不純物を
添加しないＧａＡｓ又１ｄ’、 Ｉ Ｘ １０１５−Ｉ
Ｘ １０”ｍ ３のＢｅ等のｐ型の不純物を添加した
ＱａＡＢ層で、その厚さは５００〜１００ＯＡである。
１７は／ヨットキバリア電極又は多くのｐ型の不純物を
添加したＧａＡｓ層、１５と１６はＳｉ等のｎ型の不純
物を多く添加したＧａＡｓ層であり、その濃度は約１〜
５ Ｘ １０１８ｃｍ−” ＋厚さは約５００＾である
。
添加したＧａＡｓ層、１５と１６はＳｉ等のｎ型の不純
物を多く添加したＧａＡｓ層であり、その濃度は約１〜
５ Ｘ １０１８ｃｍ−” ＋厚さは約５００＾である
。
１８ 、１９はオーミック電極であり、Ａｕ−Ｇｅ等で
構成されている。この素子の動作を理解するために、Ｃ
Ｃ′断面の伝導帯のエネルギバンド図ヲ第２図１ａ、）
開示した。Ｅｐ ＋ ＥＴ）十＋ ＥＨ−＋ΔＥはそれ
ぞれフェルミエネルギ、 ｎ”ＧａＡｓ層１５の伝導帯
エネルギ、ｐ−ＧａＡｓ層１４の伝導帯エネルギ、層１
４と１３の伝導帯エネルギ差である。ＡｔＧａＡｓ層１
３のｎ型の不純物エネルギレベルがＧａＡｓ層１４のＥ
ｎ″′よりも高く、電子はＡＡＧａ Ａ ｓ層】３とＧ
ａＡｓ層】４の界面のＧａＡｓ層１４の側の極めて薄い
約５０〜１ｏｏｉの領域に二次元ガス帯を形成する。２
０はこの二次元ガスを示す。
構成されている。この素子の動作を理解するために、Ｃ
Ｃ′断面の伝導帯のエネルギバンド図ヲ第２図１ａ、）
開示した。Ｅｐ ＋ ＥＴ）十＋ ＥＨ−＋ΔＥはそれ
ぞれフェルミエネルギ、 ｎ”ＧａＡｓ層１５の伝導帯
エネルギ、ｐ−ＧａＡｓ層１４の伝導帯エネルギ、層１
４と１３の伝導帯エネルギ差である。ＡｔＧａＡｓ層１
３のｎ型の不純物エネルギレベルがＧａＡｓ層１４のＥ
ｎ″′よりも高く、電子はＡＡＧａ Ａ ｓ層】３とＧ
ａＡｓ層】４の界面のＧａＡｓ層１４の側の極めて薄い
約５０〜１ｏｏｉの領域に二次元ガス帯を形成する。２
０はこの二次元ガスを示す。
本素子の基本動作を以下に説明する。電極１８゜１７
、１９にバイアス電圧を印加しない状態では、電極１７
とＧａＡｓ層１４の接触の封入電圧のため電極１７の電
極下の二次元ガス層２０はＧａＡｓ層１４ 、 Ａ、！
ＧａＡｓ層１３へ延びた空乏層のため欠乏している。次
に、電極１９と１８間に電極１９が正となるバイアス電
圧を印加し、電極１７と１８間に電極１７が正となる極
性の信号電圧を印加すると電極１７の下の空乏層が薄く
なり、電極１７の下にも二次元ガス帯２０が生じ電流路
が形成される。これと同時にＧａ Ａｓ層１５と１４の
間の接合に順バイアスが加わり、電極１８ 、 ＧａＡ
ｓ層１５からＧａＡｓ層１４の側への電子の注入が起り
、この電子は二次元電子ガス２０の濃度を高める。二次
元電子ガス２０の濃度は高い程この移動度が高くなる性
質を持っており、この構造の素子は、ソース側電極１８
、１５が二次元ガス２０の注入電極として作用し、二
次元電子ガスの量を制御できることから、従来空乏層の
延びだけで二次元電子ガス邪の量を制御していた場合と
比較して、相互コンダクタンスが２倍以上得られ、かつ
２倍以上の高速が得られる。例えば、７７Ｋにおいて１
００，０００ ｃｒｌ／’ｆＳの二次元電子ガス移動度
の場合、この素子構造において二次元電子ガス２０をエ
ミッタ電極から注入して増加した場合、約２００，００
０ ａｌ／ Ｖ−８まで二次元電子ガス移動度が増加す
る。このように本発明の素子は、従来Ａｔｏ、ａＧａｇ
、７ Ａｓ内の不純物レベルからのみ二次元電子ガスを
供給していたもめに対して、 ９− 二次元電子ガスをエミッタ電極から注入制御することを
最大の特徴とすることから、電子注入形高移動度ＦＥＴ
と称することにする。
、１９にバイアス電圧を印加しない状態では、電極１７
とＧａＡｓ層１４の接触の封入電圧のため電極１７の電
極下の二次元ガス層２０はＧａＡｓ層１４ 、 Ａ、！
ＧａＡｓ層１３へ延びた空乏層のため欠乏している。次
に、電極１９と１８間に電極１９が正となるバイアス電
圧を印加し、電極１７と１８間に電極１７が正となる極
性の信号電圧を印加すると電極１７の下の空乏層が薄く
なり、電極１７の下にも二次元ガス帯２０が生じ電流路
が形成される。これと同時にＧａ Ａｓ層１５と１４の
間の接合に順バイアスが加わり、電極１８ 、 ＧａＡ
ｓ層１５からＧａＡｓ層１４の側への電子の注入が起り
、この電子は二次元電子ガス２０の濃度を高める。二次
元電子ガス２０の濃度は高い程この移動度が高くなる性
質を持っており、この構造の素子は、ソース側電極１８
、１５が二次元ガス２０の注入電極として作用し、二
次元電子ガスの量を制御できることから、従来空乏層の
延びだけで二次元電子ガス邪の量を制御していた場合と
比較して、相互コンダクタンスが２倍以上得られ、かつ
２倍以上の高速が得られる。例えば、７７Ｋにおいて１
００，０００ ｃｒｌ／’ｆＳの二次元電子ガス移動度
の場合、この素子構造において二次元電子ガス２０をエ
ミッタ電極から注入して増加した場合、約２００，００
０ ａｌ／ Ｖ−８まで二次元電子ガス移動度が増加す
る。このように本発明の素子は、従来Ａｔｏ、ａＧａｇ
、７ Ａｓ内の不純物レベルからのみ二次元電子ガスを
供給していたもめに対して、 ９− 二次元電子ガスをエミッタ電極から注入制御することを
最大の特徴とすることから、電子注入形高移動度ＦＥＴ
と称することにする。
第３図は本発明の他の実施例であり、第２図の実施例で
二次元電子ガスを利用するものに対して、二次元正孔ガ
スをキャリアとして利用する場合である。第３図におい
て、１１．１２は第２図と同じ材料を用いる。２３はＢ
ｅ等のｐ型の不純物を多く添加したＡＡｏ、ａＧａｏ、
７ Ａｓ層であり、その濃度は５ Ｘ １０１″〜２×
１０ｃｒｎ、ソノ厚サバ２００〜３ｏｏＸテアル。
二次元電子ガスを利用するものに対して、二次元正孔ガ
スをキャリアとして利用する場合である。第３図におい
て、１１．１２は第２図と同じ材料を用いる。２３はＢ
ｅ等のｐ型の不純物を多く添加したＡＡｏ、ａＧａｏ、
７ Ａｓ層であり、その濃度は５ Ｘ １０１″〜２×
１０ｃｒｎ、ソノ厚サバ２００〜３ｏｏＸテアル。
２４は不純物を添加しないＧａＡｓ層又はＩ Ｘ １０
”〜Ｉ Ｘ １０１６ｍ−３のＳｔ等のｎ型の不純物を
添加したＧａＡｓ層で、その厚さは５００−１００ＯＡ
−ｃある。２７はショットキバリア電極又は多くのｎ型
の不純物を添加したＧａＡｓ層である。２５と２６はＢ
ｅ等のｐ型の不純物を多く添加したＧａＡｓ層であり、
その濃度は１〜６ Ｘ １０１８ｚ−：′、厚さは５０
０＾である。２８ 、２９はオーミック電極である。
”〜Ｉ Ｘ １０１６ｍ−３のＳｔ等のｎ型の不純物を
添加したＧａＡｓ層で、その厚さは５００−１００ＯＡ
−ｃある。２７はショットキバリア電極又は多くのｎ型
の不純物を添加したＧａＡｓ層である。２５と２６はＢ
ｅ等のｐ型の不純物を多く添加したＧａＡｓ層であり、
その濃度は１〜６ Ｘ １０１８ｚ−：′、厚さは５０
０＾である。２８ 、２９はオーミック電極である。
この素子の動作を理解するために、ＣＣ′Ｃ面断の伝導
帯２価電子帯のエネルギバンド図を第３図１０− （ａ、ｌ Ｉｆ（示し／ζ。ＥＦ＋ Ｉ！Ｅｐ＋＋ Ｔ
ｂｏ＋Δ恥は、それぞｒ［フェルミニ不ルキ、ｐ十半力
体層２５の価電子帯エネルギ、ｎ−半導体層２４の価電
子帯エネルギ、半？、Ｑ体層２３と２４の価電子帯のエ
ネルギ差である。半ｚＪＪ体層２３のｐ型の不純物のエ
ネルギレベルが半導体層２４の価篭”Ｆイｔｉのエネル
ギレベルより電子に附してｄ低く、正札に対してｄ高く
なる半導体に２３ 、２４は選ば力、でおり、熱平衡状
態では半導体２３の中の正孔は半導体２４側の２３と２
４の接する界面如二次元正孔ガスとして極めて薄い層を
形成する。３０はこの正孔の二次元ガス層を示す。この
二次元正孔ガス３０の移動度は３００にでｉ： ２（１
０〜５００ ａｌ／Ｖ−８。
帯２価電子帯のエネルギバンド図を第３図１０− （ａ、ｌ Ｉｆ（示し／ζ。ＥＦ＋ Ｉ！Ｅｐ＋＋ Ｔ
ｂｏ＋Δ恥は、それぞｒ［フェルミニ不ルキ、ｐ十半力
体層２５の価電子帯エネルギ、ｎ−半導体層２４の価電
子帯エネルギ、半？、Ｑ体層２３と２４の価電子帯のエ
ネルギ差である。半ｚＪＪ体層２３のｐ型の不純物のエ
ネルギレベルが半導体層２４の価篭”Ｆイｔｉのエネル
ギレベルより電子に附してｄ低く、正札に対してｄ高く
なる半導体に２３ 、２４は選ば力、でおり、熱平衡状
態では半導体２３の中の正孔は半導体２４側の２３と２
４の接する界面如二次元正孔ガスとして極めて薄い層を
形成する。３０はこの正孔の二次元ガス層を示す。この
二次元正孔ガス３０の移動度は３００にでｉ： ２（１
０〜５００ ａｌ／Ｖ−８。
７７にで１．５００〜２５００ｉ／Ｖ’ Ｓと電子ガス
と比較して低い値であるが、２ Ｘ １０４ Ｖ／ｃｍ
以上の電界での飽和速度は５Ｘｌ（１’〜Ｉ Ｘ ］
（１’ ６Ｔｒ／ Ｓとなり、電子ガスの飽和速度と比
較的近い値になり、この正孔を利用して高速電界効果ト
ランジスタを実現できる。
と比較して低い値であるが、２ Ｘ １０４ Ｖ／ｃｍ
以上の電界での飽和速度は５Ｘｌ（１’〜Ｉ Ｘ ］
（１’ ６Ｔｒ／ Ｓとなり、電子ガスの飽和速度と比
較的近い値になり、この正孔を利用して高速電界効果ト
ランジスタを実現できる。
本素子の基本動作を以十に説明する。電極２８゜２７
、２９にバイアス電圧を印加しない状態では、′電極２
７と半導体層２４の接触の封入電圧のため電極２７下の
正孔の二次元ガス３０は、電極２７から半導体層２３
、２４の方へ延びた空乏層の六め欠乏している。
、２９にバイアス電圧を印加しない状態では、′電極２
７と半導体層２４の接触の封入電圧のため電極２７下の
正孔の二次元ガス３０は、電極２７から半導体層２３
、２４の方へ延びた空乏層の六め欠乏している。
次にオーミック電極２８と２９間に２９が負となる極性
のバイアス電圧を印加し、電極２８と２’７間に２７が
負となる極性の信号電圧を印加すると、電極２７下の止
孔に対する空乏層が薄くなり、電極２７の下にも二次元
正孔ガス層３０が生じ電流路が形成される。
のバイアス電圧を印加し、電極２８と２’７間に２７が
負となる極性の信号電圧を印加すると、電極２７下の止
孔に対する空乏層が薄くなり、電極２７の下にも二次元
正孔ガス層３０が生じ電流路が形成される。
これと同時に、電極２５と半導体層２４の間の接合に順
方向電圧が加わり、電極２８と半導体層２５の方から半
導体層２４の側への正孔の注入が起り、この＋Ｅ孔は二
次元正孔ガス３０の濃度を高める。二次元正孔ガス３０
の濃度は高い程、この移動度が高くなる性質を電子ガス
の場合と同様有している。この構造の素子は半導体層２
５の側の電極が二次元正孔ガス注入電極として作用し、
二次元正孔ガス３０の量を制御できることから、二次元
正孔ガス３０を半導体層２３の不純物レベルからの供給
のみの場合と比較して、高い相互コンダクタンスかつ高
速が得うれる。このように第３図に示す本発明の素子は
、ＡｔＧａＡｓの不純物レベルからのみでなく、エミッ
タ電極からも正孔注入を行って高利得、高速を実現する
ことから、止孔注入形高移動度ＦＥＴと称することにす
る。
方向電圧が加わり、電極２８と半導体層２５の方から半
導体層２４の側への正孔の注入が起り、この＋Ｅ孔は二
次元正孔ガス３０の濃度を高める。二次元正孔ガス３０
の濃度は高い程、この移動度が高くなる性質を電子ガス
の場合と同様有している。この構造の素子は半導体層２
５の側の電極が二次元正孔ガス注入電極として作用し、
二次元正孔ガス３０の量を制御できることから、二次元
正孔ガス３０を半導体層２３の不純物レベルからの供給
のみの場合と比較して、高い相互コンダクタンスかつ高
速が得うれる。このように第３図に示す本発明の素子は
、ＡｔＧａＡｓの不純物レベルからのみでなく、エミッ
タ電極からも正孔注入を行って高利得、高速を実現する
ことから、止孔注入形高移動度ＦＥＴと称することにす
る。
第２図、第３図のＦＥＴにおいて、ゲート制御電極１７
．２７の電極長を１μｍ、］７と１８ 、１９の電極間
隔と、２７と２８ 、２９の電極間隔をそれぞれ１μｍ
とした場合、第２図の電子注入形の場合で遮断周波数ｆ
１・Ｖ１約２０ＧＩＩｚ、第３図の正孔注入形の場合で
約１ （ｌ ＧＨｚである。
．２７の電極長を１μｍ、］７と１８ 、１９の電極間
隔と、２７と２８ 、２９の電極間隔をそれぞれ１μｍ
とした場合、第２図の電子注入形の場合で遮断周波数ｆ
１・Ｖ１約２０ＧＩＩｚ、第３図の正孔注入形の場合で
約１ （ｌ ＧＨｚである。
第４図は本発明の他の実施例である。第４図で右半分が
第２図の電子注入形高移動度ＦＥＴ（Ｅ−ｆ（ＭＴｉ”
ｌＧＴ ） 、 左半分がＷ孔性人形高移動度ｐｇ’
ｒ（Ｈ−ｆ（ＭＦＥＴ ）であり、各部分を構成してい
る半導体は第２図、第３図と同じである。電極１９にＶ
ＤＤ ｙ電極２９にＶＳＳのバイアス電圧を印加し、ｖ
ＤＤの方が正極性となるようにする。電極２７と１７を
接続し、これを入力端子ＩＮとする。また、電極１８と
２８を接続しこれを出力端子０［ＪＴとする。今ｖＤＤ
−Ｖｓｓ−”ＶＡ＞０ とする。入力端子ＩＮへの入力
”ｉｎがないとき、二次元キャリアガス２０ 、３０は
欠乏し１３− ており、電流は流れない。正の入力■１ｎが入ったとき
、前述のように電極１７の下の空乏層の延びが小さくな
り、また半導体層１５から半導体層１４を通して電子が
注入され、二次元電子ガス層２０が生じＥ−ＨＭＦＥＴ
はＯＮの状態となり、一方Ｈ−ＨＭＦＥＴはＯＦＦの状
態のま捷であり、出力端子ＯＵＴからの出力Ｖ。１□ｔ
は約ＶＡとなる。逆に負の入力Ｖｉｎが入ったとき、電
極２７の下の空乏層の延びが小さくなりまた半導体層２
５から半導体層２４を通して正孔が注入され二次元正孔
ガス層３０を生じＨ−ＨＭＦＥＴがＯＮの状態となり、
一方Ｅ−ＨＭＦＥＴはＯＦＦ’の状態となり、出力端子
ＯＵＴからは■。ｕｔ〜−ＶＡの出力が得られる。一方
がＯＮのとき他方がＯＦＦとなる動作が実現できＮ Ｖ
ＤＤとＶＳＳ間に流れる電流が非常に小さく極めて低消
費電力の論理素子が実現できる。
第２図の電子注入形高移動度ＦＥＴ（Ｅ−ｆ（ＭＴｉ”
ｌＧＴ ） 、 左半分がＷ孔性人形高移動度ｐｇ’
ｒ（Ｈ−ｆ（ＭＦＥＴ ）であり、各部分を構成してい
る半導体は第２図、第３図と同じである。電極１９にＶ
ＤＤ ｙ電極２９にＶＳＳのバイアス電圧を印加し、ｖ
ＤＤの方が正極性となるようにする。電極２７と１７を
接続し、これを入力端子ＩＮとする。また、電極１８と
２８を接続しこれを出力端子０［ＪＴとする。今ｖＤＤ
−Ｖｓｓ−”ＶＡ＞０ とする。入力端子ＩＮへの入力
”ｉｎがないとき、二次元キャリアガス２０ 、３０は
欠乏し１３− ており、電流は流れない。正の入力■１ｎが入ったとき
、前述のように電極１７の下の空乏層の延びが小さくな
り、また半導体層１５から半導体層１４を通して電子が
注入され、二次元電子ガス層２０が生じＥ−ＨＭＦＥＴ
はＯＮの状態となり、一方Ｈ−ＨＭＦＥＴはＯＦＦの状
態のま捷であり、出力端子ＯＵＴからの出力Ｖ。１□ｔ
は約ＶＡとなる。逆に負の入力Ｖｉｎが入ったとき、電
極２７の下の空乏層の延びが小さくなりまた半導体層２
５から半導体層２４を通して正孔が注入され二次元正孔
ガス層３０を生じＨ−ＨＭＦＥＴがＯＮの状態となり、
一方Ｅ−ＨＭＦＥＴはＯＦＦ’の状態となり、出力端子
ＯＵＴからは■。ｕｔ〜−ＶＡの出力が得られる。一方
がＯＮのとき他方がＯＦＦとなる動作が実現できＮ Ｖ
ＤＤとＶＳＳ間に流れる電流が非常に小さく極めて低消
費電力の論理素子が実現できる。
以上の説明は本発明の代表例にすぎず、例えば、第２図
と第３図において、二次元キャリアガス２０゜３０の移
動度を筒くするため、半導体層１３と１４の接する１３
の側、半導体層２３と２４の接する２３の側の半１４− 導体の５０〜】００Ｘの厚さの部分を不純物濃度を添加
しない層とする場合、ま／こ半導体層１３．２３のＡ、
ｔｏ、３ Ｇａｏ、７ Ａ ｓ以外に、ＡｔＸＧ ａｌ
−Ｘ Ａ ｓで０２ ＜ Ｘ ＜ ０．５の場合」一連
と類似の効果が得られる。
と第３図において、二次元キャリアガス２０゜３０の移
動度を筒くするため、半導体層１３と１４の接する１３
の側、半導体層２３と２４の接する２３の側の半１４− 導体の５０〜】００Ｘの厚さの部分を不純物濃度を添加
しない層とする場合、ま／こ半導体層１３．２３のＡ、
ｔｏ、３ Ｇａｏ、７ Ａ ｓ以外に、ＡｔＸＧ ａｌ
−Ｘ Ａ ｓで０２ ＜ Ｘ ＜ ０．５の場合」一連
と類似の効果が得られる。
また１１ 、１２ 、１３ 、１４の半導体ｄ、本発明
の要旨を満足する範囲内で多種類の絹合せが可能である
。
の要旨を満足する範囲内で多種類の絹合せが可能である
。
例えば、１１ 、１２ 、１３ 、１４のｌ１ｌｌ’ｌ
ＶＣＩｎＰ 、不純物を添加しないＡｌｘ Ｉｎ４−
ｘＡｓ （ｘ −０，４８） 、多くの不純物を添加し
たＡｔＸ Ｉｎｋ−ＸＡｓ （ｘ〜０．４８ ） 、不
純物を添加しないＩｎＰなと」二連と同様な効果が期待
できる。
ＶＣＩｎＰ 、不純物を添加しないＡｌｘ Ｉｎ４−
ｘＡｓ （ｘ −０，４８） 、多くの不純物を添加し
たＡｔＸ Ｉｎｋ−ＸＡｓ （ｘ〜０．４８ ） 、不
純物を添加しないＩｎＰなと」二連と同様な効果が期待
できる。
以」二のように、本発明によれば電子注入形高移動度Ｆ
ＥＴ（Ｅ−ＨＭＦＥＴ）と止孔注入形高移動度ＦＥＴが
同−半祷体基板」二に構成でき、Ｅ−ＨＭＦＥＴは正の
ゲート人力でＯＮの状態、Ｈ−ＩＭＦ”ＥＴは負のゲー
ト入力でＯＮの状態となることから、両者を縦続接続し
た構成において相補形の高移動度ＦＥＴが実現でき、動
作状態においてもどちらが一方はＯＦＦの状態であり、
流瓦る電流を常時極めて小さくでき、著しく低消費′重
力の集積回路が実現できる。
ＥＴ（Ｅ−ＨＭＦＥＴ）と止孔注入形高移動度ＦＥＴが
同−半祷体基板」二に構成でき、Ｅ−ＨＭＦＥＴは正の
ゲート人力でＯＮの状態、Ｈ−ＩＭＦ”ＥＴは負のゲー
ト入力でＯＮの状態となることから、両者を縦続接続し
た構成において相補形の高移動度ＦＥＴが実現でき、動
作状態においてもどちらが一方はＯＦＦの状態であり、
流瓦る電流を常時極めて小さくでき、著しく低消費′重
力の集積回路が実現できる。
第１図は従来の高移動度電界効果トラノジスタ（ＨＭＦ
ＥＴ）を示す縦断面図、第２図ｆａ、ｌ （ｂｌ ｉｉ
本発明の実施例としての電′：ｆ注入形ＨＭ Ｆ Ｅ
Ｔの構造を示す縦断面図とＣＣ′断面の伝導帯のエネル
ギバンド図、第３図１ａｌｉｂｌは本発明の実施例とし
ての正孔注入形ＩＭＦ’ＥＴの構造を示す縦断面図とＣ
Ｃ′断面のエネルギバンド図、第４図 は本発明の実
施例としての電子注入形ＨＭＦＥＴと正孔注入形ＨＭＦ
ＥＴを組合せて構成した相補形Ｉ（ＭＦＥＴを示す縦断
面図である。 ■・・・半絶縁性ＧａＡｓ基板、 ２・高不純物濃度の
”ｒ、、３ＧａＯ，７Ａｓ １ ３−ンヨットギバリ
アゲ−１・電極、４，５・・Ａ ｕ ／Ｑ ｅからなる
ノース、ｌ゛レイ／電極６・・二次元電子ガス層、
７・・仝２層、１１・・半絶縁性ＧａＡｓ基板、１２・
・・不純物を添加しないＡｔｏ、３Ｇａｏ、ＸＡｓ層（
第１の半導体層）、１３・・８１等ｎ型の高い不純物濃
度を有するＡｔｏ、３Ｇａ（１，７Ａｓ層（第２の半導
体層〕、 １４・・不純物を添加しないＧａＡｓ層（
第３の半導体層）、１５ 、１．６・・・８１等のｎ型
不純物を多く添加したＧａＡｓ層（第５．第６の半導体
層）、 １．８ 、１９−＝Ａｕ／Ｇｅ等のオーミッ
ク電極、１７・・・Ａｔ等のンヨ、トキバリア電極又は
ｐ ｉ％’ｊの半導体（第４の半導体領域）、２０・・
二次元電子ガス、２３・・Ｂｅ等のｐ型の高い不純物濃
度を有するＡＡｇ、 ３Ｇａｏ、７ Ａｓ層（第７の半
導体層）、２４・・・不純物を添加しないＱａＡｓ又は
ｎ型ＧａＡｓ層（第８の半導体層）、 ２５ 、２６・
・・Ｂｅ等のｐ型不純物を多く添加したＧａＡｓ層（第
１０．第１１の半導体領域）、 ２８．２９・・・オ
ーミック電極、２７・・／ヨットキバリア電極又はｎ型
の半導体層（第９の半導体領域）、３０・・・二次元正
孔ガス。 特許出願人 日本電信電話公社 代 理 人 白 水 常 雄外１名 １７− ３７１
ＥＴ）を示す縦断面図、第２図ｆａ、ｌ （ｂｌ ｉｉ
本発明の実施例としての電′：ｆ注入形ＨＭ Ｆ Ｅ
Ｔの構造を示す縦断面図とＣＣ′断面の伝導帯のエネル
ギバンド図、第３図１ａｌｉｂｌは本発明の実施例とし
ての正孔注入形ＩＭＦ’ＥＴの構造を示す縦断面図とＣ
Ｃ′断面のエネルギバンド図、第４図 は本発明の実
施例としての電子注入形ＨＭＦＥＴと正孔注入形ＨＭＦ
ＥＴを組合せて構成した相補形Ｉ（ＭＦＥＴを示す縦断
面図である。 ■・・・半絶縁性ＧａＡｓ基板、 ２・高不純物濃度の
”ｒ、、３ＧａＯ，７Ａｓ １ ３−ンヨットギバリ
アゲ−１・電極、４，５・・Ａ ｕ ／Ｑ ｅからなる
ノース、ｌ゛レイ／電極６・・二次元電子ガス層、
７・・仝２層、１１・・半絶縁性ＧａＡｓ基板、１２・
・・不純物を添加しないＡｔｏ、３Ｇａｏ、ＸＡｓ層（
第１の半導体層）、１３・・８１等ｎ型の高い不純物濃
度を有するＡｔｏ、３Ｇａ（１，７Ａｓ層（第２の半導
体層〕、 １４・・不純物を添加しないＧａＡｓ層（
第３の半導体層）、１５ 、１．６・・・８１等のｎ型
不純物を多く添加したＧａＡｓ層（第５．第６の半導体
層）、 １．８ 、１９−＝Ａｕ／Ｇｅ等のオーミッ
ク電極、１７・・・Ａｔ等のンヨ、トキバリア電極又は
ｐ ｉ％’ｊの半導体（第４の半導体領域）、２０・・
二次元電子ガス、２３・・Ｂｅ等のｐ型の高い不純物濃
度を有するＡＡｇ、 ３Ｇａｏ、７ Ａｓ層（第７の半
導体層）、２４・・・不純物を添加しないＱａＡｓ又は
ｎ型ＧａＡｓ層（第８の半導体層）、 ２５ 、２６・
・・Ｂｅ等のｐ型不純物を多く添加したＧａＡｓ層（第
１０．第１１の半導体領域）、 ２８．２９・・・オ
ーミック電極、２７・・／ヨットキバリア電極又はｎ型
の半導体層（第９の半導体領域）、３０・・・二次元正
孔ガス。 特許出願人 日本電信電話公社 代 理 人 白 水 常 雄外１名 １７− ３７１
Claims (3)
- （１）半絶縁性の半導体基板上に、該半導体基板よりも
大きい禁制帯エネルギ幅を持つ不純物を添加しない第１
の半導体層と、ｎ型の不純物を多く添加した前記第１の
半導体と同じ第２の半導体層と、該第２の半導体層より
も禁制帯エネルギ幅の小さい不純物を添加しないか又Ｐ
ｉｐ型の少量の不純物を添加した第３の半導体層とを順
次重ねた多層の半導体構造を具備し、さらに、最上層の
前記第３の半導体層の上に短い長さのショットキバリア
ゲート電極又はｐ型の不純物を添加した第４の半導体領
域とその両側に近接して設けられたｎ型の不純物を多く
添加した第５の領域及び第６の領域を有する構造を具備
し、該第５２ｍ６の領域間にバイアス電圧を印加し、１
− 前記第４．第５の領域間に加える信号電圧で前記第５．
第６の領域間に流れる電流を制何１するように構成され
た高移動度電界効果トランジスタ。 - （２）半絶縁性の半導体基板」二に、該半導体基板より
も大きい禁制帯エネルギ幅を持つ不純物を添加しない第
１の半導体層と、ｐ型の不純物を多く添加した前記第１
の半導体と同じ第７の半導体層と、該第７の半導体層よ
りも禁制帯エネルギ幅の小さい不純物を添加しないか又
はｎ型の少量の不純物を添加した第８の半導体層とを順
次重ねた多層の半導体構造を具偏し、さらに、最上層の
前記第８の半導体層の上に短い長さのショットキバリア
ゲート電極又はｎ型の不純物を添加した第９の半導体細
板とその両側に近接して設けられたｐ型の不純物を多く
添加した第１０の領域及び第１１の領域を有する構造を
具備し、該第１０．第１１の領域間にバイアス電圧を印
加し、前記第９．第１０の値域間に加える信号電圧で前
記第１０．第１１の領域間に流れる電流を制御する ９
− ように構成された高移動度電界効果トランジスタ０ - （３）半絶縁性の半導体基板」二の一つの領域上に、該
半導体基板よりも大きい禁制帯エネルギ幅を持つ不純物
を添加しない第１の半導体層と、ｎ型の不純物を多く添
加した前記第１の半導体と同じ第２の半導体層と、該第
２の半導体層よりも禁制帯エネルギ幅の小さい不純物を
添加しないか又はｐ型の少量の不純物を添加した第３の
半導体層とを順次重ねた多層の半導体構造を具備し、さ
らに、最」二層の前記第３の半導体層の１−に短い長さ
のショットキパリアゲ−１・電極又はｐ型の不純物を添
加した第４の半導体領域とその両側に近接して設けられ
たｎ型の不純物を多く添加した第５の領域及び第６の領
域を有する構造を具備し、前記半絶縁性の半導体基板上
の他の領域上に、該半導体基板よりも大きい禁制帯エネ
ルギ幅を持つ不純物を添加しない第１０半祷体層表、ｐ
型の不純物を多く添加した前記第１の半導体と同じ第７
の半導体層と、該第７０半導体層よりも禁制帯エネルキ
幅の小さい不純物を添加しないか又はｎ型の少量の不純
物を添加した第８の半導体層とを順次重ねた多層の半導
体構造を具備し、さらに、最上層の前記第８の半導体層
の」二に短い長さの／ヨットキバリアゲート電極又はｎ
型の不純物を添加した第９０半導体領域とその両側に近
接して設けられたｐ型の不純物を多く添加した第１０の
６ｊ域及び第１１の領域を有する構造を具備し、前記第
５の領域と前記第１１の領域とを相互接続するとともに
前記第４の領域と前記第９の領域を相互接続し、該第６
．第１０の領域間に第６の領域が正側となるバイアス電
圧を印加し、前記第４．第９の領域を信号電圧を印加す
る信号端子とし、前記第５．第１１の領域を出力端子と
するように構成された高移動度電界効果トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57141047A JPS5931072A (ja) | 1982-08-16 | 1982-08-16 | 高移動度電界効果トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57141047A JPS5931072A (ja) | 1982-08-16 | 1982-08-16 | 高移動度電界効果トランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5931072A true JPS5931072A (ja) | 1984-02-18 |
| JPH0371775B2 JPH0371775B2 (ja) | 1991-11-14 |
Family
ID=15283010
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57141047A Granted JPS5931072A (ja) | 1982-08-16 | 1982-08-16 | 高移動度電界効果トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5931072A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61280674A (ja) * | 1985-06-06 | 1986-12-11 | Nec Corp | 半導体装置 |
| JPS62199049A (ja) * | 1986-02-27 | 1987-09-02 | Hitachi Ltd | 半導体装置 |
| US4908325A (en) * | 1985-09-15 | 1990-03-13 | Trw Inc. | Method of making heterojunction transistors with wide band-gap stop etch layer |
| US4987462A (en) * | 1987-01-06 | 1991-01-22 | Texas Instruments Incorporated | Power MISFET |
| US5091759A (en) * | 1989-10-30 | 1992-02-25 | Texas Instruments Incorporated | Heterostructure field effect transistor |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55132074A (en) * | 1979-04-02 | 1980-10-14 | Max Planck Gesellschaft | Hetero semiconductor and method of using same |
-
1982
- 1982-08-16 JP JP57141047A patent/JPS5931072A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55132074A (en) * | 1979-04-02 | 1980-10-14 | Max Planck Gesellschaft | Hetero semiconductor and method of using same |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61280674A (ja) * | 1985-06-06 | 1986-12-11 | Nec Corp | 半導体装置 |
| US4908325A (en) * | 1985-09-15 | 1990-03-13 | Trw Inc. | Method of making heterojunction transistors with wide band-gap stop etch layer |
| JPS62199049A (ja) * | 1986-02-27 | 1987-09-02 | Hitachi Ltd | 半導体装置 |
| US4987462A (en) * | 1987-01-06 | 1991-01-22 | Texas Instruments Incorporated | Power MISFET |
| US5091759A (en) * | 1989-10-30 | 1992-02-25 | Texas Instruments Incorporated | Heterostructure field effect transistor |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0371775B2 (ja) | 1991-11-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4484207A (en) | Static induction transistor and semiconductor integrated circuit using hetero-junction | |
| JPH024140B2 (ja) | ||
| US4605945A (en) | Semiconductor device | |
| US3263095A (en) | Heterojunction surface channel transistors | |
| JPS5891682A (ja) | 半導体装置 | |
| JPH084138B2 (ja) | 半導体装置 | |
| JPS5931072A (ja) | 高移動度電界効果トランジスタ | |
| Sen et al. | The resonant-tunneling field-effect transistor: A new negative transconductance device | |
| JP2023178027A (ja) | 電界効果トランジスタ | |
| US3500138A (en) | Bipolar mos field effect transistor | |
| JPS60231366A (ja) | 電界効果トランジスタ | |
| JP3054216B2 (ja) | 半導体装置 | |
| JP2655594B2 (ja) | 集積型半導体装置 | |
| JPS62209866A (ja) | 半導体装置 | |
| JP2553673B2 (ja) | 電界効果トランジスタ | |
| KR960015325B1 (ko) | 쌍극자 전위 장벽을 갖는 전계효과 트랜지스터 | |
| JPS6159877A (ja) | 半導体集積回路 | |
| JPH0695531B2 (ja) | 電界効果型トランジスタ | |
| JP2827595B2 (ja) | 半導体装置 | |
| JPS62268165A (ja) | 電界効果トランジスタ | |
| JPS62293780A (ja) | 半導体装置 | |
| JPS6052062A (ja) | 電界効果トランジスタ | |
| JP3245657B2 (ja) | ヘテロ接合型電界効果トランジスタ | |
| JP2003203931A (ja) | ヘテロ接合電界効果型トランジスタ | |
| JPS58147166A (ja) | 半導体装置 |