JPS62268165A - 電界効果トランジスタ - Google Patents
電界効果トランジスタInfo
- Publication number
- JPS62268165A JPS62268165A JP61112171A JP11217186A JPS62268165A JP S62268165 A JPS62268165 A JP S62268165A JP 61112171 A JP61112171 A JP 61112171A JP 11217186 A JP11217186 A JP 11217186A JP S62268165 A JPS62268165 A JP S62268165A
- Authority
- JP
- Japan
- Prior art keywords
- inp
- field effect
- effect transistor
- gate
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/80—FETs having rectifying junction gate electrodes
- H10D30/801—FETs having heterojunction gate electrodes
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は電界効果トランジスタ、特にＩｎＰ動作層を用
いた電界効果トランジスタに関する。
いた電界効果トランジスタに関する。
ＩｎＰ半導体結晶は電子の飽和速度が大きく、また熱伝
導率がＧａＡｓの３倍程度大きいことから超高速素子、
特に高出力用の超高周波素子材料として注目され、これ
を用い友電界効果トランジスタ（ＰＥＴ）の検討がいく
つか行なわれている。
導率がＧａＡｓの３倍程度大きいことから超高速素子、
特に高出力用の超高周波素子材料として注目され、これ
を用い友電界効果トランジスタ（ＰＥＴ）の検討がいく
つか行なわれている。
第４図は例えばバレン（Ｂａｒｒｅｒａ ）及びアーチ
ャ−（Ａｒｃｈｅｒ ）Ｋより米国の雑誌アイ・イー・
イー・イー、）ランス オン エレクトロン デバイス
（Ｉ ＢＥＥ、 Ｔｒａｎｓ、 ｏｎ Ｅｌｅｃｔｒｏ
ｎ、 Ｄｅｖｉｃｅｓ。
ャ−（Ａｒｃｈｅｒ ）Ｋより米国の雑誌アイ・イー・
イー・イー、）ランス オン エレクトロン デバイス
（Ｉ ＢＥＥ、 Ｔｒａｎｓ、 ｏｎ Ｅｌｅｃｔｒｏ
ｎ、 Ｄｅｖｉｃｅｓ。
ｖｏＣＥＤ−２２，Ｎｏ、１１ 、Ｎｏｖ、１９７５．
ｐｐ、１０２３−１０３０）に報告された従来技術に
よるシ馴フトキーゲートを用いた電界効果トランジスタ
（ＭＢＳＦＥＴ）の基本構造を示す断面図で、１は半絶
縁性ＩｎＰ基板、２はＮチャネルＩｎＰ動作層、３とゲ
ート電極、４はソース電極、５けドレイン電極である。
ｐｐ、１０２３−１０３０）に報告された従来技術に
よるシ馴フトキーゲートを用いた電界効果トランジスタ
（ＭＢＳＦＥＴ）の基本構造を示す断面図で、１は半絶
縁性ＩｎＰ基板、２はＮチャネルＩｎＰ動作層、３とゲ
ート電極、４はソース電極、５けドレイン電極である。
一方、第５図はライル（Ｌｉｌｅ）等によってエレクト
ロニクス レター誌（Ｅｌｅｃｔｒｏｎ、 Ｌｅｔｔ、
ｖｏｌ。
ロニクス レター誌（Ｅｌｅｃｔｒｏｎ、 Ｌｅｔｔ、
ｖｏｌ。
１４ 、 ｐｐ、６５７−６５９．８ｅｐｔ、１９７８
）に報告されたＳｉｎ、膜をゲート絶縁膜１ｃ用いた
Ｍ Ｉ Ｓ （Ｍｅｔａｌ −Ｉｒｓｕｌａｔｏｒ−８
ｏｍｉｃｏｎｃｂｕ（ｔｏｒ ）型ゲート電界効果トラ
ンジスタ（ＭＩＳＦＥＴ）の晴造断面図で第４図と同一
部分は同一番号をつけである。但し、２′はＮ＋ＩｎＰ
コンタクト層で、７は５ｉ０２膜である。
）に報告されたＳｉｎ、膜をゲート絶縁膜１ｃ用いた
Ｍ Ｉ Ｓ （Ｍｅｔａｌ −Ｉｒｓｕｌａｔｏｒ−８
ｏｍｉｃｏｎｃｂｕ（ｔｏｒ ）型ゲート電界効果トラ
ンジスタ（ＭＩＳＦＥＴ）の晴造断面図で第４図と同一
部分は同一番号をつけである。但し、２′はＮ＋ＩｎＰ
コンタクト層で、７は５ｉ０２膜である。
ところで、前記構造のＩｎＰ ｆ用い７ｔＦＥＴでは、
まずＭＥＳＦＥＴの場合、ゲート電極とＮ型ＩｎＰ動作
層の間のシ側ットキー接合のパリアハイトク。
まずＭＥＳＦＥＴの場合、ゲート電極とＮ型ＩｎＰ動作
層の間のシ側ットキー接合のパリアハイトク。
が０．３〜０．４ｅＶ程度しか力く従って逆方向のリー
ク電流が大きい、ゲート耐圧が小さい等、実用上大き々
問題点があり几。
ク電流が大きい、ゲート耐圧が小さい等、実用上大き々
問題点があり几。
一方、５ｉｏｔ等の絶縁層音用い几ＭＩ ５ＦＥＴでは
前述のリーク電流の問題は力いものの界面準位が犬きく
良好な特性を得るのが困難であり、特にハツトギャップ
（Ｍ＋ｄｇａｐ）から価電子帯に向って界面準位が極め
て大きく、従ってツールミレベルがＭｉｄ ｇａｐから
伝導帯近くの間しか変化し危いために、ディプレッジ・
ンモードの動作を得るのが困難で、大きな電流をとる必
要のある高出力系子ができない々ど多くの問題を有して
いる。
前述のリーク電流の問題は力いものの界面準位が犬きく
良好な特性を得るのが困難であり、特にハツトギャップ
（Ｍ＋ｄｇａｐ）から価電子帯に向って界面準位が極め
て大きく、従ってツールミレベルがＭｉｄ ｇａｐから
伝導帯近くの間しか変化し危いために、ディプレッジ・
ンモードの動作を得るのが困難で、大きな電流をとる必
要のある高出力系子ができない々ど多くの問題を有して
いる。
本発明の目的は、上述の問題点を解消し、高耐圧・高出
力の超高周波ＩｎＰ Ｆ Ｆ、 Ｔ ｆ提供することで
ある。
力の超高周波ＩｎＰ Ｆ Ｆ、 Ｔ ｆ提供することで
ある。
本発明によれは半絶＠性基板上にＮ型ＩｎＰ層を設け、
該ＴｎＰ層上にノンドープＧａＡｓ層を設け、該ノンド
ープＧａＡｓ層上に前記ＴｎＩ’ｌｉに形成されるチャ
ネル全制御するゲート電極と前記ＩｎＰｉにオーム性接
触するソース電ジ及びドレイン電極を具備したことを特
徴とする電界効果トランジスタが得られる。
該ＴｎＰ層上にノンドープＧａＡｓ層を設け、該ノンド
ープＧａＡｓ層上に前記ＴｎＩ’ｌｉに形成されるチャ
ネル全制御するゲート電極と前記ＩｎＰｉにオーム性接
触するソース電ジ及びドレイン電極を具備したことを特
徴とする電界効果トランジスタが得られる。
以下、本発明と実施例を用いて詳細に説明する。
第１図は本発明にこる電界効果トランジスタの構造断面
図である。第４図と同一構成部分には同じ番号を付しで
ある。但し、６はノンドープＧａＡｓ層である。ま之、
この時の熱平衡状態でのゲート１！極下のエネルギー帯
図全第２図に示す。ここで、２１はゲート電極の領域、
２２框ノンド一プＧａＡｓ層、２３はＮチャネルＩｎＰ
動作層、２４は半絶縁性ＩｎＰ基板の領域全島られす。
図である。第４図と同一構成部分には同じ番号を付しで
ある。但し、６はノンドープＧａＡｓ層である。ま之、
この時の熱平衡状態でのゲート１！極下のエネルギー帯
図全第２図に示す。ここで、２１はゲート電極の領域、
２２框ノンド一プＧａＡｓ層、２３はＮチャネルＩｎＰ
動作層、２４は半絶縁性ＩｎＰ基板の領域全島られす。
第２図に示す様にＧａＡｓとＩｎＰの電子親和度ｒｒｉ
０．３３ｅＶ程度の違いがありＩｎＰの方が太きいため
に、ＧａＡｓとＩｎＰの界面ては０．３３ ｅＶの伝導
帯の不連続がありＩｎＰ中の電子はこのバリアによって
ＧａＡｓ中へ拡散ｔ−ることけ々い。一方ＧａＡｓのゲ
ートメタルに対するバリアハイドは約０．８ｅＶあり、
従ってゲートのリーク電流についてもこの大きなバリア
てよって十分小さくすることができる。す彦わち、上述
のことから明らかな様に本発明にエリＩｎＰに対する実
効的彦シ冒ットキーゲートのバリアハイドを大きくする
ことができ、かつ伝導帯不連続の存在によりゲートをあ
る程度順方向にバイアスしてもゲートヲ流れる電流を十
分小さくすることができる。
０．３３ｅＶ程度の違いがありＩｎＰの方が太きいため
に、ＧａＡｓとＩｎＰの界面ては０．３３ ｅＶの伝導
帯の不連続がありＩｎＰ中の電子はこのバリアによって
ＧａＡｓ中へ拡散ｔ−ることけ々い。一方ＧａＡｓのゲ
ートメタルに対するバリアハイドは約０．８ｅＶあり、
従ってゲートのリーク電流についてもこの大きなバリア
てよって十分小さくすることができる。す彦わち、上述
のことから明らかな様に本発明にエリＩｎＰに対する実
効的彦シ冒ットキーゲートのバリアハイドを大きくする
ことができ、かつ伝導帯不連続の存在によりゲートをあ
る程度順方向にバイアスしてもゲートヲ流れる電流を十
分小さくすることができる。
一方、絶縁物とＩｎＰとの界面に比べてＧａＡｓとＩｎ
Ｐの界面の界面準位密度は極めて小さく、従ってＩｎＰ
の表面ツールミレベルはバンドギャップ中全体を動くこ
とができゲートバイアによりＩｎＰ中のチャネル電荷を
大きく変調することができてディプレッジ譚ン型のＦＥ
Ｔも得らレル。
Ｐの界面の界面準位密度は極めて小さく、従ってＩｎＰ
の表面ツールミレベルはバンドギャップ中全体を動くこ
とができゲートバイアによりＩｎＰ中のチャネル電荷を
大きく変調することができてディプレッジ譚ン型のＦＥ
Ｔも得らレル。
以上の様にリーク電流の小さい高電流のとれる高出力・
高耐圧１ｎＰ Ｆ Ｂ Ｔが容易に実現できる。
高耐圧１ｎＰ Ｆ Ｂ Ｔが容易に実現できる。
本実施例の電界効果トランジスタの製造方法の一例を第
１図を用いて説１明する。
１図を用いて説１明する。
まず半絶縁性ＩｎＰ基板１上に例えば気相成長エピタキ
シー法（ｖｐｇ法）てより不純物濃度ＩＸＩＱ１７ｃｙ
−３のＮ形ＩｎＰ ｆ ０．２ Ａ”成長する。次（（
例えば分子線エピタキシー法（ＭＦ３Ｅ法）Ｋｊり／ノ
ンドープａＡ ｓ層を２ｏｏｉ成長してオーミックコン
タクト部のノンドープＧａＡｓ ？エツチング除去する
。最後に通常の方法でゲート電極及びソース・ドレイン
電極を形成して電界効果トランジスタが実現できる。
シー法（ｖｐｇ法）てより不純物濃度ＩＸＩＱ１７ｃｙ
−３のＮ形ＩｎＰ ｆ ０．２ Ａ”成長する。次（（
例えば分子線エピタキシー法（ＭＦ３Ｅ法）Ｋｊり／ノ
ンドープａＡ ｓ層を２ｏｏｉ成長してオーミックコン
タクト部のノンドープＧａＡｓ ？エツチング除去する
。最後に通常の方法でゲート電極及びソース・ドレイン
電極を形成して電界効果トランジスタが実現できる。
第３図は本発明による電界効果トランジスタのゲート・
ソース間Ｏ電流−電圧特性を示したもので、図には従来
技術によるシロットキーゲートの電界効果トランジスタ
における電流−先玉％註も示しである。図に示す様に従
来技術て比べて、本発明による電界効果トランジスタの
ソース・ゲート間電流−躍圧特性は実効的な立上り１￥
Ｌ圧が太きく、シかも逆方向の電流も小さく、耐圧もき
わめて大きく、良好な特性が得られ友。
ソース間Ｏ電流−電圧特性を示したもので、図には従来
技術によるシロットキーゲートの電界効果トランジスタ
における電流−先玉％註も示しである。図に示す様に従
来技術て比べて、本発明による電界効果トランジスタの
ソース・ゲート間電流−躍圧特性は実効的な立上り１￥
Ｌ圧が太きく、シかも逆方向の電流も小さく、耐圧もき
わめて大きく、良好な特性が得られ友。
一方トランジスタ動作も従来のＭＩＳＦＥＴでは実現で
き々かつ次良好なディプレッジ震ン型のＩｎＰ Ｆ Ｅ
Ｔが実現でき、ゲート特性とあわせて従来技術では困
難であった高出力・高耐圧のＦＥＴが得られ友。
き々かつ次良好なディプレッジ震ン型のＩｎＰ Ｆ Ｅ
Ｔが実現でき、ゲート特性とあわせて従来技術では困
難であった高出力・高耐圧のＦＥＴが得られ友。
以上の説明から明らか々様に、本発明によれば高耐圧・
高出力の超高周波ＩｎＰ Ｆ Ｅ Ｔが実現でき、今後
の通信・情報技術に寄与するところが極めて大である。
高出力の超高周波ＩｎＰ Ｆ Ｅ Ｔが実現でき、今後
の通信・情報技術に寄与するところが極めて大である。
第１図は本発明による電界効果トランジスタの構造断面
図、第２図はゲート電極下のエネルギー帯図、第３図は
ソース・ゲート間の電流−電圧特性、第４図第５図は各
々は従来技術による電界効果トランジスタの構造断面図
である。 図において、 １・・・半絶縁性ＩｎＰ基板 ２・・・ＮチャネルＩｎＰ動作層 ２′・・・Ｎ”ＩｎＰコンタクト層 ３・・・ゲート電極 ４・−・ソース電極 ５・・・ドレイン電極 ６・・・アンドープＧａＡｓ層 ７・・・Ｓｉｎ、膜 である。 門人弁理上 内 原 替 第１図 第２図 第３図
図、第２図はゲート電極下のエネルギー帯図、第３図は
ソース・ゲート間の電流−電圧特性、第４図第５図は各
々は従来技術による電界効果トランジスタの構造断面図
である。 図において、 １・・・半絶縁性ＩｎＰ基板 ２・・・ＮチャネルＩｎＰ動作層 ２′・・・Ｎ”ＩｎＰコンタクト層 ３・・・ゲート電極 ４・−・ソース電極 ５・・・ドレイン電極 ６・・・アンドープＧａＡｓ層 ７・・・Ｓｉｎ、膜 である。 門人弁理上 内 原 替 第１図 第２図 第３図
Claims (1)
- 半絶縁性基板上にＮ型ＩｎＰ層を設け、該ＩｎＰ層上
にノンドープＧａＡｓ層を設け、該ノンドープＧａＡｓ
層上に前記ＩｎＰ層に形成されるチャネルを制御するゲ
ート電極と前記ＩｎＰ層にオーム性接触するソース電極
及びドレイン電極を具備したことを特徴とする電界効果
トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61112171A JPS62268165A (ja) | 1986-05-15 | 1986-05-15 | 電界効果トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61112171A JPS62268165A (ja) | 1986-05-15 | 1986-05-15 | 電界効果トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62268165A true JPS62268165A (ja) | 1987-11-20 |
Family
ID=14580022
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61112171A Pending JPS62268165A (ja) | 1986-05-15 | 1986-05-15 | 電界効果トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62268165A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01161874A (ja) * | 1987-12-18 | 1989-06-26 | Hitachi Ltd | 半導体装置とその製造方法 |
| US5180681A (en) * | 1990-03-15 | 1993-01-19 | North Carolina State University | Method of making high current, high voltage breakdown field effect transistor |
| WO2001097274A3 (en) * | 2000-06-12 | 2002-04-11 | Motorola Inc | Heterostructure field effect transistor and method of manufacturing it |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5882570A (ja) * | 1981-11-11 | 1983-05-18 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置 |
| JPS62171164A (ja) * | 1986-01-23 | 1987-07-28 | Sumitomo Electric Ind Ltd | 電界効果トランジスタ |
-
1986
- 1986-05-15 JP JP61112171A patent/JPS62268165A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5882570A (ja) * | 1981-11-11 | 1983-05-18 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置 |
| JPS62171164A (ja) * | 1986-01-23 | 1987-07-28 | Sumitomo Electric Ind Ltd | 電界効果トランジスタ |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01161874A (ja) * | 1987-12-18 | 1989-06-26 | Hitachi Ltd | 半導体装置とその製造方法 |
| US5180681A (en) * | 1990-03-15 | 1993-01-19 | North Carolina State University | Method of making high current, high voltage breakdown field effect transistor |
| WO2001097274A3 (en) * | 2000-06-12 | 2002-04-11 | Motorola Inc | Heterostructure field effect transistor and method of manufacturing it |
| US6821829B1 (en) | 2000-06-12 | 2004-11-23 | Freescale Semiconductor, Inc. | Method of manufacturing a semiconductor component and semiconductor component thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5705827A (en) | Tunnel transistor and method of manufacturing same | |
| US4821090A (en) | Compound semiconductor integrated circuit device | |
| JPH027532A (ja) | 積層チャネル電界効果トランジスタ | |
| JPS59124171A (ja) | ２重ヘテロ接合ｆｅｔ | |
| JPH0258773B2 (ja) | ||
| JPS6312392B2 (ja) | ||
| JPS61147577A (ja) | 相補型半導体装置 | |
| US5945695A (en) | Semiconductor device with InGaP channel layer | |
| JPS59184573A (ja) | 電界効果トランジスタ | |
| JPH023540B2 (ja) | ||
| JPS63244779A (ja) | 電界効果トランジスタ | |
| JPH0261149B2 (ja) | ||
| JPH0371775B2 (ja) | ||
| JPH05206509A (ja) | 光制御ｆｅｔ | |
| JP2655594B2 (ja) | 集積型半導体装置 | |
| JPS61171170A (ja) | 半導体装置 | |
| JP2680821B2 (ja) | ヘテロ構造電界効果トランジスタ | |
| JP3493205B2 (ja) | 電界効果トランジスタおよびその製造方法 | |
| JPS6052062A (ja) | 電界効果トランジスタ | |
| JPS6211512B2 (ja) | ||
| JPS6196770A (ja) | 半導体装置 | |
| JP2876749B2 (ja) | 半導体装置 | |
| JPS6255316B2 (ja) | ||
| JPS62262467A (ja) | 電界効果トランジスタ | |
| JPS63188972A (ja) | 電界効果トランジスタ |