JPS6230380A - 電界効果型トランジスタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、電界効果型トランジスタに関する。

従来の技術 電界効果型トランジスタとして、従来、第１８図を伴な
って次に述べる構成を有するものが提案されている。

すなわち、例えばＧａＡＳでなる半絶縁性半導体基板１
上に、ｎ型不純物及びｎ型不純物のいずれもドープされ
ていない（ｎ型不純物及びｎ型不純物のいずれも積極的
にドープさせることなしに形成されている）、または例
えば１１０１４ａｔｏ　７ｃｍ”以下というような十分
低いｎ型不純物濃度を有する、例えば、ＧａＡｓでなる
ｎ型またはｐ型の半導体層１１と、その半導体層１１に
比し広い禁制帯幅を有し且つ半導体層１１に比し高い不
純物濃度を右する、例えばＡＩ　　Ｇａ　　　Ａｓ（０
＜ｘ＜１）でなるｎ型のＸ　　　１−ｘ 半導体層１２とが、それらの順に積層されている構成の
積層体１０が形成されている。

しかして、その積層体１ｏの半導体層１２上に、その幅
を横切って延長しているゲート電極２０が、半導体層１
２との間でショットキ接合２１を形成するように、スト
ライプ状に、局部的に、形成されている。　　− また、積層体１０の半導体層１２上に、ゲート電極２０
を挟んだ両位置において、ソース電極２２及びドレイン
電極２３が、半導体層１２とオーム接触するように、そ
れぞれ形成されている。

以上が、従来、提案されている電界効果型トランジスタ
の構成である。

このような構成を有する電界効果型トランジスタによれ
ば、ゲート電極２０及びソース電極２２間に、ゲート電
圧が印加されていない状態で、または、ゲート電極２０
側を負とするゲート電圧が所定の値（閾値電圧Ｖｔ）以
上の値で印加されている状態では、半導体層１２とグー
１〜電極２０との間のショットキ接合２１から、半絶縁
性半導体基板１側に向って、半導体層１１まで広がって
いる空乏層のために、半導体層１１の半導体層１２側に
は電子ガス層が形成されておらず、このため、ソース電
極２２及びドレイン電極２３間は、オフの状態である。

しかしながら、このような状態から、ゲート電極２０及
びソース電極２２間に、ゲート電極２０側を正とするゲ
ート電圧を印加させるか、または、ゲート電極２０及び
ソース電極２２間にゲート電極２０側を負として印加し
ているゲート電圧の値を正方向に閾値電圧Ｖｔよりも大
とすれば、ショットキ接合２１から、半導体層１１の半
導体Ｆｉ１２側まで広がっている空乏層が、ショットキ
接合２１側に後退するため、半導体層１２側からの電子
が半導体層１１の半導体層１２側に蓄積する機構で、半
導体層１１の半導体層１２側に電子ガス層２４が形成さ
れるため、ソース電極２２及びドレイン電極２３間がオ
ン状態になる。

このため、ソース電極２２及びドレイン電極２３間に負
荷を通じて所要の電源を接続した状態で、ゲート電極２
０及びソース電極２２間にゲート電圧を印加させること
によって、そのゲート電圧の値に応じて制御された電流
を、ソース電極２２、ドレイン電（セ２３及び電子ガス
層２４を通じて、負荷に供給する、というｎチレンネル
電界効果型トランジスタとしての機能が得られる。

発明が解決しようとする問題点 しかしながら、上述した従来の電界効果型トランジスタ
の場合、ソース電極２２及びドレイン電極２３間がオン
状態であるときの、それらソース電極２２及びトレイン
電極２３間の内部抵抗が比較的高かったり、０荷に供給
する電流が小さな値でしかｊｑられなかったり、ゲート
電圧がある値以上になれば負荷に供給する電流が飽和し
たり、また、ゲート電圧がある値以上になれば、半導体
層１２を通る電流が生じたりし、よって、ゲート電極２
０及びソース電極２２間に印加するゲート電圧に応じて
有効に制御された電流を、負荷に、大なる値で、効果的
に供給することができない、という欠点を有していた。

また、上述した従来の電界効果型トランジスタの場合、
電子ガス層２４が２次元電子ガス層として形成されるた
め、電子ガス層２４に移動する電子が広がりを有する。

このため、電子ガス層２４に移動する電子が、半導体層
１１においてそれに含まれている不純物の散乱の影響を
受は易いため、電子ガス層２４に移動する電子の移動度
を速くするのに一定の限度を有し、よって、電界効果型
トランジスタとしての機能を高速度で得るのに一定の限
度を有する、などの欠点を有していた。

問題を解決するための手段 よって、本発明は、上述した欠点のない、新規な電界効
果型トランジスタを提案せんとするものである。

本発明による電界効果型トランジスタは、次に述べる構
成を右する。

すなわち、半絶縁性半導体基板上に、■第１の導電型不
純物、及び第１の導電型不純物とは逆の第２の導電型不
純物のいずれもドープされていない、または十分低い不
純物濃度を有する第１または第２の導電型の第１の半導
体層と、■該第１の半導体層に比し広い禁制帯幅を有し
且つ上記第１の半導体層に比し高い不純物濃度を有する
第１または第２の導電型の半導体層とが、■上記第１の
半導体層と上記第２の半導体層との間に、上記第１の半
導体層に比し広い禁制帯幅を有し且つ第１の導電型不純
物、及び第２の導電型不純物のいずれもドープされてい
ない、または十分低い第１または第２の導電型不純物濃
度を有する第１または第２の導電型の第３の半導体層を
介挿して、または介挿することなしに、それらの順に積
層されている構成を有する積層体が形成されている。

また、上記積層体上に、その幅を横切って延長している
ゲート電極が、■上記第２の半導体層と等しいか上記第
２の半導体層に比し狭い禁制帯幅を有し且つ第１の導電
型不純物、及び第２の導電型不純物のいずれもドープさ
れていない、または十分に低い第１または第２の導電型
不純物濃度を有する第３の半導体層を介して、または介
することなしに、且つ■空隙または比較的大なる誘電率
を有する絶縁層を介して、または介することなしに形成
されている。

さらに、上記積層体の上記ゲート電極を挟んだ両位置に
おいて、ソース電極及びドレイン電極がそれぞれ形成さ
れている。

また、上記積層体に、その上記半絶縁性半導体基板側と
は反対側から、少なくとも上記グー１〜電極下において
、上記ソース電極及びドレイン電極を結ぶ方向に、上記
積層体の上記半絶縁性半導体基板側の半導体層に終絡す
る深さで、延長している、内面に上記ゲート電極が接し
ている複数の溝、または第２の１電型の゛複数の半導体
領域が、上記ソース電極及びドレイン電極を結ぶ方向に
延長している複数の積層体部を形成するように、上記ソ
ース電極及びドレイン電極を結ぶ方向と直交する方向に
配列して形成されている。

以上が、本発明による電界効果型トランジスタの構成で
ある。

作　用・効果 このような構成をイ１する本発明による電界効果型トラ
ンジスタによれば、第１８図で上述した従来の電界効果
型トランジスタの゛場合に準じて、ゲート電極及びソー
ス電極間にゲート電圧を印加していない状態で、または
グー１〜電極側を負（または正）とするゲート電圧が所
定の閾値電圧以上で印加されている状態では第１の半導
体層には電子ガス層が形成されていないが、このような
状態から、ゲート電極及びソース電極間にゲート電極側
を正（または負）どするゲート電圧を印加さけるか、ま
たは、ゲート電極及びソース電極間に印加しているゲー
ト電圧の値を正（または負）方向に閾値電圧よりも大に
すれば、第１の半導体層に電子ガス層（または正孔ガス
層）が形成されるため、ソース電極及びドレイン電極間
がオン状態になる。

このため、第１８図で上述した従来の電界効果型トラン
ジスタの場合に準じて、ソース電極及びドレイン電極間
に負荷を通じて所要の電源を接続１だ状態で、ゲート電
極及びソース電極間にゲート電圧を印加させることによ
って、そのゲート電圧の値に応じて制御された電流を負
荷に供給する、という電界効果型トランジスタの機能が
得られる。

しかしながら、本発明による電界効果型トランジスタの
場合、積層体に、少なくともゲート電極下において、内
面にゲート電極が接触している複数の溝、または第２の
半導体層とは逆の導電型を有する複数の半導体領域が形
成されているので、ゲート電極及びソース電極間に印加
するゲート電圧の値を、ソース電極及びドレイン電極間
がオン状態を保っている範囲で、適当に選ぶことによっ
て、第１の半導体層での電子ガス層（または正孔ガス層
）が、第１の半導体層において不純物の散乱の影響を受
は難い１次元電子ガス層（または１次元正孔ガス層）と
して形成される。

このため、電子ガス層（または正孔ガス層）に移動する
電子（または正孔）の移動度を、所期の速い移動度にす
ることができ、よって、電界効果型トランジスタとして
の機能を所期の速い速度で得ることができる。− また、第１の半導体層に、複数の電子ガス層（または正
孔ガス層）が形成されるので、ゲート電極及びソース電
極間に印加するグー１−電圧に応じて有効に制御された
電流を、負荷に大なる値で、効果的に供給することがで
きる、などの優れた作用効果が得られる。

割１■ユ 次に、第１図、第２図及び第３図を伴なって、本発明に
よる電界効果型トランジスタの第１の実施例を述べよう
。

第１図、第２図及び第３図において、第１８図との対応
部分には同一符号を付して示す。

第１図、第２図及び第３図に示す本発明による電界効果
型トランジスタの第１の実施例は、次の事項を除いて、
第１８図で上述した従来の電界効果型トランジスタの場
合と同様の構成を有する。

づなわら、積層体１０が、１つの半導体層１１と１つの
半導体層１２とがそれらの順に積層されている（ｉ４成
を有しているのに代え、薄い厚さを有する複数例えば３
つの半導体層１１と、同様の視故従って３つの半導体層
１２とが、積層体１１−１２の順で交互順次に積層され
“Ｃいる構成を有している。

また、積層体１０に、半絶縁性半導体基板１側とは反対
側から、ソース電極２２及びドレイン電極２３を結ぶ方
向に、半絶縁性半導体ｙｊ板板側側半導体層１１に終絡
する深さで、延長している複数例えば４つのｐ型の半゛
導体領Ｖｉ３１が、ソース電極２２及びドレイン電極２
３を結ぶ方向に延長している４つめ積層体部３２を形成
するように、ソース電極２２及びドレイン電極２３を結
ぶ方向と直交する方向に配列して形成されている。

さらに、積層体１０内に、その上方から、ゲート電極２
０下の領域を除く領域に、高いｎ型不純物濃度を有する
半導体領域５１及び５２が形成されている。

なお、ゲート電極２０は、積層体１０の半導体層１２に
ショットキ接合２１を形成するように形成されていなく
てもよい。。

以上が、本発明による電界効果望１〜ランジスタの第１
の実施例の構成であるが、このような構成を有する本発
明による電界効果型トランジスタは、実際上、第２図〜
第７図を伴なって次のようにしてＨＢされる。

すなわち、半絶縁性半導体基板１上に、３つの半導体層
１１と、３つの半導体層１２とが、半導体層１１−１．
２の順で交互順次に積層されているｆａ層鉢体１０形成
されている構成を１ｑる（第２図）。

次に、積層体１０上に、フォトレジストでなるストライ
プ状の４つのマスク層４１を、それ自体は公知の種々の
方法で互に平行に並置して形成する（第３図）。

次に、積層体１０内に、その上方から、マスク層４１を
マスクとしてｎ型不純物イオンを打込み、積層体１０内
に、第１図で上述した積層体部３１を形成するように、
第１図で上述したｐ型の半導体領域３２を形成する（第
４図）。

次に、マスク層４１を、積層体１０から除去する（第５
図）。

次に、°積層体１０上に、第１図で上述したゲート電極
２０を形成する（第６図）。

次に、積層体１０内に、その上方から、ゲート電極２０
をマスクとしてｎ型不純物イオンを打込み、積層体１０
内に、第１図で上述した高いｎ型不純物濃度を有する半
導体領域５１及び５２を形成する（第７図）。。

次に、半導体領域５１及び５２上に、それぞれソース電
極２２及びドレイン電極２３を形成し、第１図に示す本
発明による電界効果型トランジスタの第１の実施例の構
成を得る。

以上が、本発明による電界効果型トランジスタの第１の
実施例の構成である。

このような構成を有する本発明による電界効果型トラン
ジスタによれば、グー１〜電ｔ１２０及びソース電極２
２間にゲート電圧が印加されていない状態で、または、
ゲート電極１０側を負とするゲート電圧が閾値電圧Ｖｔ
以上の値で印加されている状態では、ゲート電極２０丁
における各積層体部３２において、その各半導体層１１
と半導体領域３１との間の接合２５から、半導体層１１
内に広がっている空乏層のために、半導体層１１には電
子ガス層が形成されておらず、このため、ソース電極２
２及びドレイン電極２３間は、オフの状態である。

しかしながら、このような状態から、ゲート電極２０及
びソース電極２２間に、ゲート電極２０を正とするゲー
ト電圧を印加させるか、または、ゲート電極２０及びソ
ース電極２２間にゲート電極２０側を負として印加して
いるゲート電圧の値を正方向に閾値電圧Ｖｔよりも大と
すれば、接合２５から、半導体層１１内に広がっている
空乏層が、接合２５側に後退するため、電子が、半導体
層１１内に半導体層１２側からＭ積される機構で、半導
体層１１に電子ガス層２４が形成されるため、ソース電
極２２及びドレイン電極２３内がオン状態になる。

従って、第１８図で上述した電界効果型トランジスタの
場合と同様に、ソース電極２２及びドレイン電極２３間
に負荷を通じて所要の電源を接続した状態で、グー１〜
電極２０及びソース電極２２間にゲート電圧を印加ざ才
ることによって、そのゲート電圧に応じて制御された電
流を、ソース電極２２、ドレイン電極２３、半導体領域
５１及び５２、多数の電子ガス層２４を通じてゲート電
圧の値に応じて制御された電流を負荷に供給する、とい
うｎヂャ゛ンネル電界効果型トランジスタとしての機能
が１ｑられる。

しかしながら、第１図に示す本発明による電界効果型ト
ランジスタの場合、第８図に示すように、ゲート電極２
０及びソース電極２２間に印加するゲート電圧の値が、
ソース電極２２Ｊ３よドレイン電極２３がオン状態を保
っている範囲で、ある値よりも正方向に人である場合は
、電子ガス層２４が、比較的大なる幅に形成されている
ため、２次元電子ガス層として形成されているが、′あ
る１直よりも低い値であれば、電子ガス層２４が、十分
小なる幅に形成されるため、１次元電子ガス層として形
成される。

このため、電子ガス層２４が１次元電子ガス層として形
成されている場合、その電子ガス層　。

２４を移動する電子の移動度が、電子ガス腐２４が２次
元電子ガス層どして形成されている場合に比し、格段的
に速くなる。

従って、電界効果型１−ランリスタとしての機能を、第
１８図で上述した従来の電界効果型トランジスタの場合
に比し格段的に高速で得ることが′Ｃきる。

また、電子ガス層２４が多数（上側の場合４Ｘ３　（−
１２）個）形成されており、また、それら多数の電子ガ
ス層２４が高いｎ型半導体領域５１及び５２間に延長し
、そして、それら半導体領域５１及び５２にそれぞれソ
ース電極２２およドレイン電極２３が付されているので
、ソース電極２２及びドレイン電極２３間の内部抵抗が
低く、従ってゲート電極２０及びソース電極２２間に印
加するゲート電圧の値に応じて制御された電流を、負荷
に、大なる値で供給することができる。

さらに、ゲート電極２０及びソース電極２２間に印加す
るゲート電極を変化させて、電子ガス層２７１を、第８
図に示すように、１次元電子ガス層として形成している
状態から、２次元電子ガス層として形成している状態に
遷移させることができ、そして、その遷移領域でドレイ
ン電極２３に流れる電流が急速に減少するので。

すなわち、ゲート電圧に対するドレイン電極２３に流れ
る電流の特性が、負性特性を有するので、電界効果型ト
ランジスタを、発振素子として用いることができる。

実施例２ 次に、第９図を伴なって本発明による電界効果型トラン
ジスタの第２の実施例を述べよう。

第９図において、第１図との対応部分には同−符舟を付
して詳細説明を省略する。

第９図に示す本発明による電界効果型トランジスタは、
第１図で上述した構成において、そのゲート電極２０と
、各積層体部３２との間に、空隙６１が設けられている
ことを除いて、第１図の場合と同様の構成を有する。

以上が、本発明による電界効果型トランジスタの第２の
実施例の構成であるが、このような構成は、実際上、次
に述べるようにしてＩＬ７にとができる。

すなわち、第２図〜第４図で上述したと同様の工程をと
って、半導体領域３１及びｆｉ層体部３２を形成して後
、マスク層４１を除去しない状態で、ゲート電極２０を
形成丈る。

次に、マスク層４１を除去する。このとき、ゲート電極
２０と、各積層体部３２との間に空隙６１が形成される 次に、第６図及び第７図で上述したと同様の工程をとっ
て、第９図に示す本発明による電界効果型１−ランリス
タの第２の実施例の構成を得る。

以上が、本発明による電界効果型トランジスタの第２の
実施例の構成である。

このような構成を有する本発明による電界効果型１−ラ
ンリスタによれば、それが上述した事項を除いて第１図
の場合と同様の構成を右するので、詳細Ｊ（明は省略す
゛るが、第１図の場合と同様の優れた作用効果が１９ら
れる。

しかしながら、第９図に示す本発明による電界効果型ト
ランジスタの第２の実施例の構成の場合、ゲート電極２
０と、各積層体部３２どの間に空隙６１が設【）られて
いるので、ゲート電極２０に印加されるゲート電圧の影
響によって、電子ガス層２４が、ゲート電極２０側とは
反対側からゲート電極２０側に至るに従い、大きく幅狭
となるのが緩和されるので、ゲート電極２０及びソース
電極２２間に印加するゲート電圧値に応じて制御された
電流を、第１図の場合に比し、大なる値で、負荷に供給
することができる。

実施例３ 次に、第１０図を伴なって本発明による電界効果型トラ
ンジスタの第３の実施例を述べよう。

第１０図において、第１図との対応部分には同一符号を
付して詳細説明を省略する。

第１０図に示す本発明による電界効果型トランジスタは
、第１図で上述した構成において、そのグー１〜電極２
０と、各積層体部３２との間に、比較的大なる誘電率を
有する絶縁層６２が設けられていることを除いて、第１
図の場合と同様の構成を有する。

以上が、本発明による電界効果型トランジスタの第３の
実施例の構成である。

このような構成を有する本発明による電界効果型トラン
ジスタによれば、それが上述した事項を除いて第１図の
場合と同様の構成を有するので、詳細説明は省略するが
、第１図の場合と同様の優れた作用効果が得られる。

しかしながら、第１０図に示す本発明による電界効果型
トランジスタの第２の実施例の構成の場合、ゲート電極
２０と、各積層体部３２との間に、第９図で上述した本
発明による電界効果型トランジスタの第３の実施例にお
ける空隙６１に対応している絶縁層６２が設けられてい
るので、第９図で上述した本発明による電界効果型トラ
ンジスタの第３の実施例の場合と同様に、ゲー゛ト電極
２０に印加されるゲート電圧の影響によって、電子ガス
層２４が、ゲート電極２０側とは反対側からゲート電極
２０側に至るに従い、大きく幅狭となるのが緩和される
ので、ゲート電極の値に応じて制御された電流を、第１
図の場合に比し、大なる値で、負荷に供給することがで
きる。

大川１牝」 次に、第１１図を伴なって本発明よる電界効果型トラン
ジスタの第４の実施例を述べよう。

第１１図に示す本発明による電界効果型トランジスタは
、第１図で上述した本発明による電界効果型１〜ランジ
スタの第１の実施例の構成において、その各半導体層１
１と半導体層１２との間に、半導体層１１に比し広い禁
制帯幅を有し■つｎ型不純物及びｎ型不純物のいずれも
ドープされていない、または十分低いｎ型不純物濃度を
有するｎ型の半導体層６３が介挿されていることを除い
て、第１図で上述した本発明による電界効果型トランジ
スタの第１の実施例と同様の構成を有する。

この場合、半導体層６３の禁制帯幅は、半々体層１２と
同じとし得、従って、半導体層１１と同じ材料で形成し
得る。

以上が、本発明による電界効果型トランジスタの第４の
実施例の構成である。

このような構成を有する本発明による電界効果型トラン
ジスタによれば、それが、上述した事項を除いて、第１
図で上述した本発明による電界効果型トランジスタの第
１の実施例と同様の構成を有するので、詳細説明は省略
するが、第１図で上述した場合と同様の優れた作用効果
が得られる。

しかしながら、本発明による電界効果型トランジスタの
第４の実施例によれば、半導体Ｎ１１及び１２間に介挿
されている半導体層６３を有するため、電子ガス層２４
が形成される半々体層１１内に、半導体層１２側からの
ｎ型不純物による散乱や拡散を防ぐことができるので、
電界効果型トランジスタとしての機能が、第１図で上述
した本発明による電界効果型トランジスタの第１の実施
例の場合に比し、より優れた特性で得られる。

実施例５ 次に、第１２図を伴なって本発明よる電界効果型トラン
ジスタの第５の実施例を述べよう。

第１２図において、第１図との対応部分には同一符号を
付して詳細説明を省略する。

第１２図に示す本発明による電界効果型ｌ・ランリスタ
の第５の実施例は、第１図で上述した本発明による電界
効果型トランジスタの第１の実施例において、イのゲー
ト電極２０と、各積層体部３２との間に、ｎ型不純物及
びｎ型不純物のいずれもドープされていない、または」
−分低い不純物濃度を有するｎ型またはｐ型の半導体層
６４が介挿されていることを除いて、第１図で上述した
本発明による電界効果型１−ランリスタの第１の実施例
と同様の構成を有する。

以上が、本発明による電界効果型トランジスタの第５の
実施例の構成である。

このような構成を有する本発明による電界効果型トラン
ジスタによれば、それが上述した事項を除いて、本発明
による電界効果型トランジスタの第１の実施例と同様の
構成を有するので、詳１説明は省略するが、本発明によ
る電界効果型トランジスタの第１の実施例と同様の優れ
た作用効果が得られる。

しかしながら、本発明による電界効果型トランジスタの
第５の実施例の場合、各積層体部３２とグー１〜電極２
０との間に、半導体層６４が介挿されている構成を有す
るので、本発明による電界効果型トランジスタの第１の
実施例の場合に比し、ゲート電極２０に印加するゲート
電圧に対する耐圧が高く、また、半導体層６４によって
各積層体部３２の表面が、保護される、という特徴を有
づる。

実施例６．７．８．９及び１０ 次に、第１３図、第１４図、第１５図、第１６図及び第
１７図を伴なって、本発明による電界効果型トランジス
タの第６、第７、第８、第９及び第１０の実施例を述べ
よう。

第１３図、第１４図、第１５図、第１６図及び第１７図
において、第１図、第９図、第１０図、第１１図及び第
１２図との対応部分には同一符号を付して詳細説明を省
略する。

第１３図〜第１７図に示す本発明による第６〜第１０の
実施例は、本発明による電界効果型トランジスタの第１
〜第５の実施例にｄ３ける上述した半導体層３１が、満
６５に代えられ、これに応じてその満６５の内面にゲー
ト電極２゜が接していることを除いて、本発明による電
界効果型トランジスタの第１〜第５の実施例と同様の構
成を有する。

なお、この場合、ゲート電極２０４よ、半導体層１１と
の間でショットキ接合６６を形成するように、満６４の
内面に接している。

以上が、本発明による電界効果型トランジスタの第６、
第７、第８、第９及び第１０の実施例の構成であるが、
それらがそれぞれ、上述した事項を除いて、本発明によ
る電界効果型１−ランジスタの第１、第２、第３、第４
及び第５の実施例と同様の構成を有するので、詳細説明
は省略するが、ゲート電極２０及びソース電極２２間に
印加するゲート電極の値に応じてゲート電極２０と半導
体層１１との間のショットキ接合６６から半導体層１１
内に広がる空乏層の広がりが変更する様構で、本発明に
よる電界効果型トランジスタの第１、第２、第３、第４
及び第５の実施例の場合と同様の優れた作用効果が１９
られる。

なお、上述においては、積層体１０が、複数の半導体層
１１と複数の半導体層１２とが、半導体層１１−１２の
順で交互順次に積層されている場合を述べたが、１つの
半導体層１１と、１つの半導体層１２とがそれらの順に
積層されＣいる構成として、上述したと同様の作用効果
をｉワることもでさる。

また、上述したｆＪ　ｎ型ｊをＦｐ型１、「電子ガス位
」を「正孔ガス層」、「電子」を「正孔」と読み代えた
構成として、ｐ　ｆｔ□ンネルネル界効果型トランジス
タの機能を得るようにでることもできる。

その仙、本発明による電界効果型トランジスタの僅かな
例を示したに止まり、本発明の精神を脱することなしに
、種々の変型、変更をなし１！？るであろう。

【図面の簡単な説明】

第１図Ａ、Ｂ及びＣは、本発明による電界効果型トラン
ジスタの第１の実施例を示す平面図、第１図ＡのＢ−８
線上の断面図、第１図ＡのＣ−Ｃ線上の断面図である。 第２図〜第７図は、第１図に示す本発明の製法の実施例
を示す順次の工程を示し、各図において、Ａは平面図、
ＢはＡのＢ−Ｂ＃Ｑ上の断面図、ＣはΔのＣ−Ｃ線上の
断面図である。 第８図は、第１図に示す本発明のゲート電極に印加する
ゲート電圧に対するドレイン電接に流れる電流の関係を
示す図である。 第９図、第１０図、第１１図及び第１２図は、それぞれ
本発明による電界効果型トランジスタの第２、第３、第
４及び第５の実施例を示す図である。 第１３図Ａ、Ｂ及びＣは、本発明による電界効果型トラ
ンジスタの第６の実施例を示す平面図、第１３図への（
３−Ｂ線上の断面図及び第１３図ＡのＣ−Ｃ線上の断面
図である。 第１４図、第１５図、第１６図及び第１７図は、それぞ
れ本発明による電界効果型１−ランリスタの第７、第８
、第９及び第１０の実施例を示し、各図において、Ａは
平面中央横断面図、Ｂは平面中央縦断面図である。

Claims (1)

1. 【特許請求の範囲】 半絶縁性半導体基板上に、（１）第１の導電型不純物、
   及び第１の導電型不純物とは逆の第２の導電型不純物の
   いずれもドープされていない、または十分低い不純物濃
   度を有する第１または第２の導電型の第１の半導体層と
   、（２）該第１の半導体層に比し広い禁制帯幅を有し且
   つ上記第１の半導体層に比し高い不純物濃度を有する第
   １または第２の導電型の半導体層とが、（３）上記第１
   の半導体層と上記第２の半導体層との間に、上記第１の
   半導体層に比し広い禁制帯幅を有し且つ第１の導電型不
   純物、及び第２の導電型不純物のいずれもドープされて
   いない、または十分低い第１または第２の導電型不純物
   濃度を有する第１または第２の導電型の第３の半導体層
   を介挿して、または介挿することなしに、それらの順に
   積層されている構成を有する積層体が形成され、 上記積層体上に、その幅を横切って延長しているゲート
   電極が、（１）上記第２の半導体層と等しいか上記第２
   の半導体層に比し狭い禁制帯幅を有し且つ第１の導電型
   不純物、及び第２の導電型不純物のいずれもドープされ
   ていない、または十分に低い第１または第２の導電型不
   純物濃度を有する第３の半導体層を介して、または介す
   ることなしに、且つ（２）空隙または大なる誘電率を有
   する絶縁層を介して、または介することなしに形成され
   、 上記積層体の上記ゲート電極を挟んだ両位置において、
   ソース電極及びドレイン電極がそれぞれ形成され、 上記積層体に、その上記半絶縁性半導体基板側とは反対
   側から、少なくとも上記ゲート電極下において、上記ソ
   ース電極及びドレイン電極を結ぶ方向に、上記積層体の
   上記半絶縁性半導体基板側の半導体層に終絡する深さで
   、延長している、内面に上記ゲート電極が接している複
   数の溝、または第２の導電型の複数の半導体領域が、上
   記ソース電極及びドレイン電極を結ぶ方向に延長してい
   る複数の積層体部を形成するように、上記ソース電極及
   びドレイン電極を結ぶ方向と直交する方向に配列して形
   成されていることを特徴とする電界効果型トランジスタ
   。