JPS5931159B2

JPS5931159B2 - メモリ装置

Info

Publication number: JPS5931159B2
Application number: JP54003598A
Authority: JP
Inventors: 勉石川; 和光松沢; 登大西
Original assignee: Nippon Telegraph and Telephone Corp
Current assignee: NTT Inc
Priority date: 1979-01-16
Filing date: 1979-01-16
Publication date: 1984-07-31
Also published as: JPS5597100A

Description

【発明の詳細な説明】本発明は、冗長化されたメモリ装置に関するものである
。

周知のように、障害あるいは製造欠陥の救済のため予備
を付加し、本来必要となる数以上のメモリモジュールに
より構成されたいわゆる冗長化されたメモリ装置におけ
る予備の設置法としては、ビット方向に設けるか、語方
向に設けるかの２つの方法がある。

従来、前者としては、例えばにビットで１語が構成され
る場合゛メモリモジュールを１ビット構成としておき、
そのメモリモジュールｎ個（ｎ＞に）で全体を構成し、
アクセスがあつた場合はｎモジュールを駆動し、そのう
ちの正常なにモジュールの内容をデータ線上に入出力す
る方法があつた。しかし、この方法では、必要となるに
ビットに対しｎモジュールを駆動する必要があるため、
消費電力が増加する欠点がある。又、ｋの値は１語長ま
でしかとれないため切り替えの自由度が限られるという
欠点がある。更に、このような冗長化メモリ装置を１シ
リコンウエハ上に実現しようとする場合にはメモリモジ
ユールを分割し、切り替え単位を小さくした方が全体の
製造歩留り向上に効果的であるが、こうしたとき該構成
ではｎビツトからｋビツトを選択する回路が分割数だけ
必要となり、これが逆に全体の製造歩留りの低下を導び
くとの欠点もある。又、後者としては、例えば不良メモ
リモジユールに対応するアドレスを制御用メモリに記録
しておき、アクセスがあつたときはそのモジユールアド
レスと制御用メモリの内容との一致をとり、一致がとれ
た場合には予備のメモリモジユールをアクセスする方法
があつた。この方法では前記の消費電力、切り替えの自
由度の問題は解決されるが、新たに制御用メモリの設置
による金物増、アクセス毎に制御用メモリの読出しが必
要となることに起因するアクセスタイム増という欠点が
生じる。本発明はこれらの欠点を除去するため、メモリ
装置を語方向に予備メモリモジユールを付加するよう構
成し、かつ該メモリ装置を構成するメモリモジユール間
に、個々のメモリモジユールの指定に用いられるアドレ
ス情報部分（以下、モジユールアドレスと呼ぶ）にそれ
ぞれ対応し、自メモリモジユールに固有のアドレスとし
て機能する切り替え匍？用信号（以下、モジユール識別
信号と呼ぶ）を伝播させ、各メモリモジユール内に設置
した該当メモリモジユールの゛良”６不良゛を表示する
手段（以下、フラグと呼ぶ）の内容と前記モジユール識
別信号およびモジユールアドレスとにより、故障あるい
は欠陥を含むメモリモジユールを自動的に切り離し、予
備メモリモジユールを組込むようにしたもので、以下図
面について詳細に説明する。

第１図は本発明の実施例を概念的に示したものであり、
メモリ装置１はｎ個のメモリモジユール２により構成さ
れる。

各メモリモジユール２は該メモリモジユールの切り替え
制御部３およびメモリ部４からなる。切り替え制御部３
は本発明の特徴的構成であり、モジユールアドレス５お
よびモジユール識別信号６を受信し、メモリ部４へ起動
信号７、隣接のメモリモジユール２の切り替え制御部３
ヘモジユール識別信号６を送出する。すなわち、すべて
のメモリモジユールはモジユール識別用信号線により鎖
状に連結され、モジユール識別信号６は各々隣接するメ
モリモジユールに伝播する。メモリ部４は一般的（既知
）な構成であり、アドレスおよび読み書き制御信号８お
よび起動信号７により動作し、データ信号９をデータバ
ス１０上に送受する。第２図に切り替え制御部の構成例
を示す。

すなわち、切り替え制御部３はモジユールアドレス５と
モジユール識別信号６の一致を検出し、一致した場合に
ば１―不一致の場合には″０１を出力する（逆でも可）
マツチヤ一１１、メモリモジユールの゛良゛゛不良７を
表示し、１良゛のときは１１″、不良のときばＯ゛なる
故障信号１２を出力する（逆でも可）フラグ１３、モジ
ユール識別信号６に対し、固定情報１４との間に後述の
条件をみたす演算を施こし、次のメモリモジユールのモ
ジユール識別信号６となる演算結果１５を出力する演算
回路１６、論理積回路１７（この出力である起動信号７
が０ｒ゛のとき起動されるとする）、および論理積回路
１８，１９、論理和回路２０よりなり、メモリモジユー
ルが１不良８の場合には入力されたモジユール潮ｕ信号
６を“良１の場合には演算結果１５を出力する選択回路
より構成される。なお、演算回路１６は第１図のメモリ
装置１がｋ個の゛良”メモリモジユール２を必要とする
とき、それらのモジユール識別信号６をそれぞれ相異な
るＡ。，Ａｌ，Ａ２，・・・・・・Ａｋ−１とし、その
うちの任意のＡｉと固定情報との演算結果１５がＡ１＋
１となるような演算を行なうものである。この例として
は後述する０ｋ１を法とする１ｒ゛の加算等がある。以
下、第１図および第２図に従い、ｎ個のメモリモジユー
ル２中の６良７メモリモジユールｋ個がいかに使用され
、。

不良１のｎ−ｋ個がいかに切り離されるかを説明する。
必要となるｋ個を指定するモジユールアドレスをそれぞ
れＭＡＯ，ＭＡｌ，ＭＡ２，ＭＡｋ−１とし、又、モジ
ユール識別信号を前述のようにＡ。，Ａｌ，Ａ２，・・
・・・・Ａｋ−１とする。この場合、モジユール識別信
号６はすべて異なるため、モジユールアドレス５と対応
がとれることになる。こＸで、ＭＡｉとＡｉが対応し、
それらがマツチヤ一１１に入力されたとき該回路の出力
が゛一致゛即ぢ１゛を出力するとしよう。今、第１図の
メモリ装置１において、最左端のメモリモジユール２が
゛不良１、その隣が１良゛の場合を仮定し説明すると、
まず最左端のメモリモジユール２ではモジユール識別信
号６にＡ。

を設定する。これはＡｋ−１に対する演算結果がＡ。と
なれば、ＡＯでなくてもよい。該メモリモジユールでは
モジユールアドレス５がＭＡＯのときのみマツチヤ一１
１が“１”を出力するが、該メモリモジユールが６不良
１のため、フラグ１３は１０″゛を出力し、起動信号７
は論理積回路１７で禁止されて“Ｏ゛となり、該メモリ
モジユールは全く起動されず切り離されたことになる。
又、演算回路１６はＡ１なる演算結果信号１５を出力す
るが、論理積回路１９でフラグ１３の出力１２が“Ｏ”
により禁止され、かわつて論理積回路１８が有効となり
、該メモリモジユールが出力する次のメモリモジユール
の識別信号６はＡ。のまＸである。次の（左から２番目
の）メモリモジユールでは、そのモジユール識別信号が
Ａ。であるため、モジユールアドレス５がＭＡＯのとき
のみマツチヤ一１１が”１１を出力し、このときフラグ
１３の出力が゛１”のため論理積回路１７は有効となり
、起動されることになる。すなわち、等価的に最左端の
メモリモジユールの肩替りをする。また、該メモリモジ
ユール内の演算回路１６はＡ１を出力し、これは論理積
回路１９、論理和回路２０を通り、次の（左から３番目
の）メモリモジユールの識別信号６となる。他のメモリ
モジユールもその゛良”６不良゛に従い以上と同じ動作
を行ない、結果的には第１図において最左端から゛良゜
”のメモリモジユールにｋ個が使用されることになる。
なお、以上の構成ではｎ個中ｋ個だけ１Ｆ゛となるよう
フラグを設定する必要があるが、モジユール識別信号が
Ａｋ−１で、かつ、そのメモリモジールのフラグが６１
１を出力していることを検出する回路を追加し、次以降
のメモリモジユールでこの検出信号により起動制御（具
体的には論理積回路１７に入力する等）すれば、ｋ個以
上゛１゛を設定しても差し支えないことは容易に推定さ
れよう。第１図および第２図の構成によれば、゛不良１
メモリモジユールの切り離し、予備メモリモジユール（
構成は本来のものと同じ）の組み込みが自動的に、かつ
、少ない金物量で実現できる。

又、アクセス時に起動されるメモリモジユールは１個で
あり、冗長化しないメモリ装置にくらべ消費電力も増加
することはない。さらにｋが一定なら、予備メモリモジ
ユールの数（＝ｎ−ｋ）によらず、メモリモジユール特
に切り替え制御部３の構成は全く同一である。又、切り
替えの自由度は、Ｋ，ｎをメモリ装置の語長によらず任
意に選べることから、大きくとれることは云うまでもな
い。次に演算としてｋを法とする１の加算を選んだより
具体的な実施例について説明する。第３図は例としてｋ
＝８，ｎ二１１の場合であり、最左端、それから４番目
、９番目の３つのメモリモジユールが“不良゛の場合の
メモリ装置についてモジユール識別信号６に注目して示
したものである。又、第４図は第１図の切り替え制御部
３（即ち、第２図に対応）の具体的構成例を示したもの
である。同図において、排他的論理和回路２１〜２３お
よび論理積回路２４が第２図のマツチヤ一１１および論
理積回路１７と同様に機能する。又、排他的論理和回路
２５〜２７、論理積回路２８，２９が第２図の演算回路
１６および論理積回路１８，１９、論理和回路２０より
なる選択回路として機能する。即ち、フラグ１３が゛１
゛を出力しているときはモジユール識別信号６に゛１”
を加算し、フラグが１０゛のときばＯ”を加算し（つま
り、入力されたモジユール識別信号をそのまま）、その
演算結果を次のメモリモジユールへのモジユール識別信
号６とする構成になつている。こＸではモジユール識別
信号Ａ。−Ａ７としては正整数０〜７を３ビツトの２進
数で表示したものを用いている（第４図のモジユールア
ドレス５、モジユール識別信号６は上からＯビツト目、
１ビツト目、２ビツト目とする）。第３図のような位置
のメモリモジユール（Ｘ印）が６不良１のとき、各メモ
リモジユールへのモジユール識別信号６は第４図の切り
替え制御部により左から“Ｏ”，。

０１，６１゛，１２１，１２゛，山３ｎツ代４ｙ９）鶴
５力弓稠６ｎ９ｔ６ｚ競７ｎとなる。

又、第３図のＸ印で示した１不良１メモリモジユールは
第４図の起動信号７が常に“Ｏ”となるため、起動され
ることはなく論理的に切り離される。従つて、第３図の
メモリ装置は左から２番目のメモリモジユーノレがモジ
ユーノレアドレス６０”として、３番目が゛１゛として
、５番目が゛２”として、以下同様に最後のメモリモジ
ユールがモジユールアドレス″７゛２として動作するこ
とになる。このようにして全ての゛不良１メモリモジユ
ールが切り離され、かつ、残りの１良゛メモリモジユー
ルが順にアドレス付けされる。以上のような不良メモリ
モジユールの切り替え制御のための演算としては前述の
条件さえみたせば良く、他にも多くのものが考えられる
。そのうちの１つはモジユール識別信号６にガロア体Ｇ
Ｆ（２）上のｍ次（２ｍ＝ｋであり第３図では３次）の
既約多項式を法とするＧＦ（２）上の多項式環の剰余類
を用い、演算にはそのうぢＯ゛以外の元に対しては該既
約多項式の根αを固定情報に選び、その乗算、゛Ｏ゛に
対してば１゛の加算を用いる方法がある。ｋ＝８のとき
のこの方法の実施例を第５図に示す。第５図は第１図の
切り替え制御部３（即ち第２図の構成）に対応するもの
で、マツチヤ一は第４図のそれと、選択回路は第２図の
選択回路（論理積回路１８，１９、論理和回路２０より
なる）と同様である。又、演算回路は論理積回路３０、
論理和回路３１、排他的論理和回路３２および選択回路
と入力されたモジユール識別信号との適当な結線により
実現される。以上のごとく、演算回路以外は第２図ある
いは第４図と同様であるため、こＸでは第５図中の演算
回路が前述の条件をみたす演算を実施できることを説明
するにとどめる。３次の既約多項式としてＦ（ｘ）＝Ｘ
３＋ｘ＋１を選ぶと、これを法としたＧＦ（２）上の多
項式環の剰余類は第６図左欄のようになる（例えばコン
ピユータ基礎講座１８、宮川洋外２名共著１符号理論”
参照）。

こ匁でαはＦ（Ｘ）の根であり、同図の剰余類はＯを除
きこのαのべき乗すなわち中央左欄のように表わされる
。従つて、これら元をモジユール識別信号に用いれば演
算としてαの乗算、又、゛０”元に対しては６Ｆ”の加
算を用いれば同図の剰余類をすべて作成することになる
。即ち、モジユール識別信号を第６図の上からＡ。，Ａ
ｌ，・・・・・・Ａ７とすれば、それらはすべて異なり
、Ａｉに対する演算結果がＡｉ＋１となり、前述の演算
の条件をみたすことになる。又、同図に示すごとく、モ
ジユール識別信号Ａ１〜Ａ７となる各元は一般にＡＯ＋
ａ１α＋Ａ２α２（こＸｖ（：ＡＯ）ａ１聾Ａ２は″ｌ
゛又は１ｒ゛）と表わされ、これにαを乗じるとＡ２＋
（ＡＯ＋Ａ２）α＋ａ１α２となる。従つて、第５図の
モジユール識別信号６が上からα０，α１，α２の係数
（ＡＯ，ａｌ，ａ２）で表わされるとすれば、αを乗じ
た演算結果はα０の係数がＡ２に、α１の係数がＡ。と
Ａ２の排他的論理和に、α２の係数がａ１となり、この
演算は第５図の排他的論理和回路３２と結線３３，３４
により実現される。又、１０゛元に対する゛１”の加算
は論理積回路３０、および論理和回路３１によりなされ
る。以上のような剰余類を用いたモジユール識別信号は
モジユールアドレスとそれぞれ対応し、それぞれ第６図
右端欄のモジユールアドレスと一致がとれることになる
。

なお、第３図ではＸ印の゛不良”メモリモジユールが存
在するときのこの方法でのモジユール識別信号をカツコ
内に示している。以上述べた演算の他にも前述の条件が
みたされればどのような演算でもよいこと、また、いま
ヌでの例ではｋ＝８あるいはｎ＝１１のときを示したが
、これらは他の任意の値がとり得ることは云うまでもな
い。以上説明したように、本発明によれが、“不良１メ
モリモジユールの切り離し、予備の組み込みを、各メモ
リモジユール間を伝播し、各モジユールアドレスに１対
１に対応するモジユール識別信号およびメモリモジユー
ルの０良゛゛不良”を示すフラグにより制御するため、
以下の利点がある。

［）切り替え制御用の金物量が少なく、そのために生じ
るアクセスタイム増もない。１１）切り替えの自由度は
大（Ｋ，ｎとしてどんな値でもとりうる）である。

１１１）ｋが一定の場合、予備の数（ｎ−ｋ）によらず
メモリモジユール特に切り替え制御部の構成を不変にで
きる。

ＩＶ）必要なメモリモジユールのみがアクセス（起動）
されるため、消費電力も一般の冗長化しないメモリ装置
に対し増加しない。

さらに、これらの利点から本発明によるメモリ装置を１
シリコンウエハ上で実現し、冗長分（予備）を全体の製
造歩留り向上に用いる場合には、製造歩留り、速度、消
費電力の点だけでなく、切り替え制御部を含め全く同一
構成ということから設計の簡単化という効果もある。

【図面の簡単な説明】

第１図は本発明の実施例の概念図、第２図は第１図の切
り替え？ｂ１脚部の構成図、第３図はｋ二８、ｎ二１１
のときの本発明のメモリ装置の概念図、第４図は演算と
しでｋ゛を法とする゛１″の加算を用いたときの切り替
え制御部の構成例を示す図、第５図は演算として既約多
項式の根αの乗算ど１”の加算を用いた切り替え制御部
の構成例を示す図、第６図は第５図の説明図である。１・・・・・・メモリ装置、２・・・・・・メモリモジ
ユール、３・・・・・・切り替え制御部、４・・・・・
・メモリ部、５・・・・・・モジユールアドレス、６・
・・・・・モジユール識別信号、７・・・・・・起動信
号、８・・・・・・アドレスおよび読み書き制御信号、
９・・・・・・データ信号、１０・・・・・・データバ
ス、１１・・・・・・マツチヤ一、１２・・・・・・故
障信号、１３・・・・・・フラグ、１４・・・・・・固
定情報、１５・・・・・・演算結果信号、１６・・・・
・・演算回路、１７，１８，１９，２４，２８，２９，
３０・・・・・・論理積回路、２０，３１・・・・・・
論理和回路、２１，２２，２．３，２５，２６，２７，
３２・・・・・・排他的論理和回路。

Claims

【特許請求の範囲】１障害あるいは製造欠陥のため、本来必要となる数以
上のメモリモジュールを具備し、その予備メモリモジュ
ールを語方向に付加するように構成したメモリ装置にお
いて、全メモリモジュールをモジュール識別用信号線に
より連結し、該信号線によりモジュール識別信号を隣接
する次のメモリモジュールに伝播させると共に、各メモ
リモジュールに、該当メモリモジュールの“良”“不良
”を表示するフラグと、該当メモリモジュールに入力さ
れたモジュール識別信号に対して所定の演算を施こし、
該当メモリモジュール内のフラグが“良”を表示してい
るときにはその演算結果を、又、フラグが“不良”に表
示しているときにはもとの入力をそれぞれ隣接する次の
メモリモジュールに前記モジュール識別信号として送出
する手段と、入力されたモジュール識別信号とメモリア
クセスの際に全メモリモジュールに与えられるアドレス
情報の一部でメモリモジュールの選択に用いられるモジ
ュールアドレスとの一致を判定する手段とを設け、メモ
リアクセス要求があつたとき、各メモリモジュールでは
、モジュール識別信号を自メモリモジュールに固有のア
ドレスとみなし、該識別信号と前記アクセスによつて与
えられたモジュールアドレスとを比較し、それらが一致
し且つ前記フラグが“良”を表示しているメモリモジュ
ールのみを選択駆動することを特徴とするメモリ装置。２特許請求の範囲第１項記載のメモリ装置において、
前記所定の演算を施こす手段は、本来必要となるメモリ
モジュールの数をｋとし、それらメモリモジュールのモ
ジュール識別信号をそれぞれ相異なるＡ＿０、Ａ＿１、
Ａ＿２、・・・Ａ＿ｋ＿−＿１とするとき、該当メモリ
モジュールに入力されたモジュール識別信号Ａ＿ｉに対
し、該モジュール識別信号Ａ＿ｉと固定情報との演算結
果がＡ＿ｉ＿＋＿１となるような演算を施こすことを特
徴とするメモリ装置。