JPS5931231B2 - 浮遊ゲ−ト形不揮発性半導体メモリ - Google Patents

Description

【発明の詳細な説明】 本発明は不揮発性半導体メモリ、殊に低電圧での書込み
が可能で書換え再現性を高めた不揮発性半導体メモリに
関する。

従来の制御ゲート付浮遊ゲート形不揮発性半導体メモリ
は、第１図示のように、浮遊ゲート１上に制御ゲート２
を設けて成るが、この浮遊ゲート３が多結晶又は金属粒
子のようなもので構成されていたため、このゲート上に
成長した絶縁膜２の耐圧が低く、しかもその再現性が悪
かつた。

このため、絶縁膜２の厚さは小さくできず、書込み電圧
が大きくならざるを得なかつた。一方、この絶縁膜２の
耐圧の低いことを利用して、浮遊ゲート１から制御ゲー
ト３へ電荷を引き出して、情報の書込み（又は消去）を
行うものもあつたが、このための電圧は書込動作を行わ
せる毎に変化していた。

なお第１図で１０は半導体領域（この場合は基板）、１
１、１２は情報検出用のソース、ドレイン領域である。
本発明は、上記に鑑み・、書込み動作時に電位制御領域
に必要な電圧を低くなし得、また、書込み電圧の再現性
を良好にすることを主目的としてなされたもので、実質
的には、浮遊ゲート領域と電位制御領域及び電荷流出入
領域との間の絶縁膜の耐圧を高め、且つその再現性を向
上せんとするものである。

尚、ここで電荷流出入領域とは、キヤリア電荷を浮遊ゲ
ート領域へ流入させる又は浮遊ゲート領域から流出させ
る領域と定義する。上記目的を達する本発明の基本構成
を概説すると、浮遊ゲート領域と、これと各々絶縁膜を
介して夫々少くとも一部対向する電位制御領域、電荷流
出入領域、第一の半導体領域とから少くとも成る不揮発
性半導体メモリにおいて、上記浮遊ゲート領域と電位制
御領域、上記浮遊ゲートと電荷流出入領域の各対向関係
の少くとも一方において、相手方との領域の間の上記絶
縁膜を成長させる表面を有する方の領域をセミクリスタ
ル又は単結晶（望ましくは単結晶）としたものである。
即ち、電位制御領域及び或いは電荷流出入領域の表面の
上に絶縁膜を成長させてその上に浮遊ゲート領域を設け
る場合は、この電位制御領域及び或いは電荷流出入領域
をセミクリスタル（望ましくは単結晶）とし、また浮遊
ゲート領域の上に成長させた絶縁膜を介して電位制御領
域及び或いは電荷流出入領域を形成する場合は、浮遊ゲ
ート領域をセミクリスタル（望ましくは単結晶）とする
のである。

これは、単結晶又はセミクリスタルの表面上に成長させ
た絶縁膜は多結晶表面上に成長させたものに比して耐圧
、再現性等の諸特性に優れているという知見に基づいて
のことである。

これにより、絶縁耐圧が高く、且つその再現性が良い絶
縁膜を介して浮遊ゲート領域（以下、単に浮遊ゲートと
記す）と電位制御領域乃至電荷流出入領域が対向するの
で、介在する絶縁膜の厚さを薄くし、書込み動作時に電
位制御領域に必要な電圧を低くすることができる。

また、この絶縁膜は微小電流範囲でのＶＩ特性の再現性
が良好であるので、書込み電圧の再現性良好な不揮発性
半導体メモリとすることができる。尚、本発明では、セ
ミクリスタルという語句を、多結晶膜をレーザ・アニー
ル又は電子ビーム・アニール等の手段によつて膜厚に比
して著しく結晶粒を大きくするか、単結晶化した結晶、
又はへゼロエピタキシャル、イオン注入技術によつて絶
縁膜上に成長又は構成された単結晶膜等の総称とするＯ
また、電位制御領域、電荷注入領域、第一の半導体領域
は、夫々独立な場合は勿論、二つ以上の′領域が共通に
形成されている場合も当然にその機能からして本発明に
含まれるし、書込み情報（１乃至０）によつて両者が交
互に役割を交代するものも然りである。

次に、本発明を実施例をとおして説明する。

第２図は本発明の一実施例の断面図を示し、１は浮遊ゲ
ート、３は電位制御領域、５は電荷流出入領域で、第一
の半導体領域１０とは逆導電形の領域である。各領域は
各々の領域上に形成された絶縁膜２，４，６を介して浮
遊ゲートと対向している。従つて、この場合は、絶縁膜
２，４を成長させる表面を有する電位制御領域３と電荷
流出入領域５のいづれか一方を少くともセミクリスタル
又は単結晶とすれば従来に比して先に述べた効果を挙げ
られるが、この実施例では特に両領域３，５共、単結晶
としている。この素子の書込みは電荷流出入単結晶領域
５の電位を第一の方向に増加させ、浮遊ゲートとの間に
電位差を生ぜしめ、絶縁膜４に強電界を印加して、フア
ウラーノルドハイムトンネリング又は直接トンネリング
等の強電界導電機構によつてキヤリア電荷を絶縁膜４を
通して領域５から浮遊ゲート１へ流入または浮遊ゲート
１から領域５へ流出させ、浮遊ゲート１の帯電状態を変
化させる。

一般に上記の如き書込み動作が行なわれるためには電荷
流出入単結晶領域と浮遊ゲート間の静電容量Ｃｉと浮遊
ゲートの全静電容量Ｃｆｌ浮遊ゲートと電荷流出入単結
晶領域間の絶縁膜の導通電圧（浮遊ゲートの帯電状態を
変化させるに充分なキャリア電荷の移動が生ずる電圧）
Ｖｔｉｌ浮遊ゲートと電荷流出入単結晶領域以外の領域
との間の絶縁膜の導通電圧Ｖｔｆとの間にＣｉ／（Ｃｆ
−Ｃｉ）くＶｔｆ／Ｖｔｉ・・・・・・・・・（１）な
る関係が満足されるように浮遊ゲートと各領域間の対向
面積および絶縁膜厚、絶縁膜の種類等を選ぶ必要がある
ことが判明している。

第２図では絶縁膜４は他の絶縁膜２および６に比べてそ
の厚さが薄い例が示してあるが、絶縁膜２，４，６が均
一で同一厚さ、同一種類の場合は単純に対向面積のみで
設計され、浮遊ゲートと電荷流出入単結晶領域との間の
対向面積を浮遊ゲートと他の領域との間の対向面積より
小さく設計することにより、目的は達成される。また、
絶縁膜を浮遊ゲートと電荷流出入領域間のみ導電性がよ
り高い、例えばシリコン窒化膜で一部構成し、浮遊ゲー
トと他の領域の間をより導電性の低い、例えばシリコン
酸化膜を含む絶縁膜（一層又は多層）で構成すれば、（
１）式の条件を平面寸法設計に厳しい制限を加えること
なく実現できることも判明している。浮遊ゲートの帯電
状態を初期状態の方向に戻すためには、電位制御単結晶
領域３の電位を第一の方向に増加させることにより、浮
遊ゲート１にこの電位を結合せしめ、前記書込み時とは
逆方向の電圧を浮遊ゲートと電荷流出入単結晶領域間に
印加することにより、絶縁膜４を通して電荷を移動せし
め浮遊ゲートの帯電状態を、前記書込み状態の以前の状
態の方向に戻すことができる。

浮遊ゲートの帯電状態の読出しは半導体領域１０の表面
状態で検出することができる。

すなわち、半導体領域１０の電位に対して、浮遊ゲート
がより正に帯電していれば半導体領域１０の表面は平衡
状態より多くの電子が誘起されているかまたはより正孔
の少ない状態であり、負に帯電している場合はその逆で
あるから、例えば浮遊ゲート下に一部対向する如く絶縁
膜を介して設けられた情報検出領域と半導体領域との間
の静電容量変化によるかまたは情報検出領域を複数個設
け、その間の電気伝導度の変化を測定する等、その他公
知手法によつても浮遊ゲートの帯電状態を知ることがで
きる。上記の実施例では、半導体領域１０は半導体基板
の場合が示されているが、絶縁性基板上の半導体領域で
も逆導電形の半導体基板表面に形成された半導体領域で
もよく、この場合は情報検出領域および電荷流出入単結
晶領域、電位制御単結晶領域の導電形はｐ形，ｎ形どち
らでもよい。さらに半導体領域と他の領域は材質の異な
る領域でもよい。この場合は、半導体領域１０が基板を
構成していても他の領域が半導体領域１０とバリアを構
成する物質から形成されていればｐ形でもｎ形でもさし
つかえない。さて、情報検出領域１４，１５を有する素
子の具体例を第３図、第４図に示す。

領域１４，１５は半導体領域１０の表面に接し、浮遊ゲ
ート１に絶縁膜１９，２０を介して一部対向する如く設
けられている。領域１３は絶縁膜１７を介して浮遊ゲー
ト１に対向する如く設けられている。この場合（１）式
の条件を満たす領域は１０，１３，１４，１５いずれの
領域も単結晶領域であれば電荷流出入単結晶領域として
用いることができるし、その他の領域は電位制御単結晶
領域として用いることができる。これは、半導体領域１
０として単結品領域を用い、この領域１０の表面に逆導
電形の不純物を選択的に導入することにより製造できる
。更に、半導体領域１０が絶縁性基板上又は逆導電形基
板上などに形成され、基板から電気的に絶縁されていれ
ば、情報検出領域は半導体領域１０と同一導電形とする
ことによつて浮遊ゲート１と対向する部分をなくすこと
もできる。これは後述のセミクリスタル浮遊ゲートの実
施例でも同じである。第３図、第４図においてＡは平面
図を示しＢはＹＹ″線に沿つた断面図を示しＣは買″線
に沿つた断面図を示す。

第４図は領域１４を電荷流出入領域と情報検出領域と兼
用して用いるために浮遊ゲート１と領域１４間の絶縁膜
の一部を他の絶縁膜よりも最も薄く構成した具体例で、
この場合領域１３を電位制御単結晶領域として固定して
説明する。この素子は情報を読出す時には領域１３を絶
縁ゲート電界効果トランジスタのゲート、領域１５をド
レイン、領域１４をソース、領域１０をチヤネル形成領
域として見ることもできる。この場合、浮遊ゲートの帯
電状態によつてこの電界効果トランジスタのゲート閾値
電圧が異なるのと等価と見ることができるので、領域１
３に印加する電圧を固定した場合は、領域１４，１５間
に流れる電流または領域１４，１５間のコンダクタンス
の変化により浮遊ゲートの帯電状態の変化を知ることが
できる。第４図の素子のＸｘ″方向の断面図は第３図と
同様であり、絶縁膜１７と１８の間の厚い絶縁膜８は領
域１３の電位変化により領域１４，１５へ電流が流れな
いようにするための対策である。情報の書込みは領域１
４の電位を第一の極性方向に増大し浮遊ゲートに前記最
も薄く構成した絶縁膜を通してキヤリア電荷を流出入さ
せ帯電状態を変化せしめることによつて行なわれる。一
方、領域１３の電位を第一の極性方向に増加することに
より浮遊ゲートにこの電位を結合させて浮遊ゲートと領
域１４間の電圧を書込み時とは逆極性方向に変化させ、
前記最も薄く構成した絶縁膜を通しキヤリア電荷を逆方
向に流出入させ、浮遊ゲート１の帯電状態を初期状態の
方向に戻すことによつて書換えまたは逆情報の書込みを
行なうことができる。この素子をＸＹマトリツクス状の
アレイに組込んだ時に必要となる特性は書込み阻止機能
である。この機能は例えば領域１４に第一の極性の電位
変化を与えた時に領域１３へも同一極性の電位変化を与
えることによつて達成される。一般的にいえば電荷流出
入領域と同一方向の電位変化を電位制御領域に与えるこ
とにより書込み阻止を行なうことができるような設計が
可能である。第３図に戻ると、領域１３と浮遊ゲートと
の対向面積を小さく設計した場合に領域１３は電荷流出
入領域となり、第一の半導体領域１０又は情報検出領域
１４，１５のうちいずれか一方または両方を電位制御領
域として用いることができる。第２図の実施例において
領域３と５を情報検出領域と兼用するように設計した場
合、電位制御領域３に第一の極性の大きな電位を与える
と領域３，５間に大きな電流が流れ、浮遊ゲートの帯電
状態変化を元に戻すことが困難になる。

これを解決するためには、第５図に示すように領域３，
５間の薄い絶縁膜６をさしわたす如く設けた浮遊ゲート
１に開口部を設け、絶縁膜２２を介して第二の導電性ゲ
ート２１を半導体領域１０と対向させる構造をとると良
い。勿論、浮遊ゲートと第二のゲートは絶縁膜２２ａで
絶縁されている。このような構成をとることにより情報
の書込み時と書換え時においては第二のゲート２１にチ
ヤンネルの閉じる方向の電位を与えておけば領域３，５
間に大電流が流れることなく情報の書込みまたは書換え
を行なうことができる。上記の実施例では電位制御領域
および電荷流出入領域は半導体領域１０の表面に形成さ
れていたが、例えば絶縁性基板上に形成する場合は電位
制御領域および電荷流出入領域は半導体領域１０と接し
ている必要はない。本発明の他の実施例として浮遊ゲー
トを単結晶ないしはセミクリスタルで構成する具体例に
ついて述べる。この場合、第６図にその例を示すように
浮遊ゲート１は半導体領域１０に絶縁膜を介して対向し
ている。情報検出領域３１のみ半導体領域１０に接して
いればよく絶縁膜の土の電位制御領域、電荷流出入領域
は冒頭に述べたことから理解されるように単結晶乃至セ
ミクリスタルである必要は全くない。例えば浮遊ゲート
上の絶縁膜２，４を介して設けられた導電性薄膜３３，
３５でも良いことが実証されている。勿論、先の実施例
で示されているように、情報検出領域と、電荷流出入領
域と、電位制御領域と、第一の半導体領域との間でこれ
等を互いに共通領域とし、領域数自体を減らすことも可
能である。例えば第７図示のように、セミクリスタル浮
遊ゲートと電位制御領域３３．１！：の対向面積を、セ
ミクリスタル浮遊ゲートと第一の半導体領域１０、情報
検出領域３１，３２との対向面積より大幅に増加するた
めに、セミクリスタル浮遊ゲートを厚い絶縁膜８上に延
在させて電位制御領域３１と対向させれば、第一の半導
体領域１０、情報検出領域３１，２２のいづれも電荷流
出入領域として用いることができる。浮遊ゲート１を単
結晶又はセミクリスタルとする方法に関しては、絶縁膜
６上に例えばシリコン多結晶膜を成長せしめ、よく知ら
れているホト・エツチング等の手法を用いて規定の形状
に形成し、該シリコン多結晶膜に吸収される程度の波長
をもつレーザー光または該シリコン多結晶膜厚内に飛程
を有する電子ビーム等によつてアニーリングを行なうと
シリコン多結晶膜は平面図形において２０〜３０μ角以
下、厚さにおいて１μ前後であれば単結晶となり平面図
形において上記寸法以上である場合は２０〜３０μ以上
の平面粒径を有する厚さに比して大形な結晶粒の集まり
となる。通常不揮発性メモリの浮遊ゲートは数１０μ以
下の平面図形を有する場合が多いので、一つの平面図形
に現れる結晶粒界は初期の数から激減して数個のオーダ
ー又はそれ以下に迄減少させることができることが判明
した。この結晶を本発明ではセミクリスタルと呼ぶこと
は前に述べた。従つてこの浮遊ゲート上に成長させた絶
縁膜は単結晶上に成長させた絶縁膜と同様な電流電圧特
性の再現性および均一性の良さを示すことが認められた
。このような浮遊ゲートを有する素子では第一の半導体
領域と浮遊ゲートと電位制御領域または電荷流出入領域
を積層することができるので平面寸法の小さい、しかも
書込み電圧の低い、保持特性の良好な、書換え特性の再
現性の良い半導体不揮発性メモリを得ることができる。
このため従来の不揮発性メモリに比べて高密度で小寸法
の、しかも書換え回数の改善された不揮発性メモリアレ
イを含んだＬＳＩを実現することができる。ともかくも
、本発明によれば、低電圧書込みが可能となり、再現性
も向上する基本効果に加え、低電圧化に伴うアレイ周辺
回路の高密度小寸法化も可能となるので、本発明の素子
を含んだＬＳＩ全体の高密度小寸法化に寄与することも
他の効果として重要である。

【図面の簡単な説明】

第１図は従来の制御ゲート付浮遊ゲート形不揮発性半導
体メモリの代表的一例の概略構成図、第２図は本発明一
実施例の構成図、第３図Ａは他の実施例の平面構成図、
第３図Ｂは第３図Ａ（７）ＹＹ′線に沿う断面図、第３
図Ｃは第３図Ａ（７）Ｘ〜線に沿う断面図、第４図Ａは
更に他の実施例の平面構成図、第４図Ｂは第４図ＡのＹ
Ｙ′線に沿う断面図、第５図Ａは更に他の実施例の平面
構成図、第５図Ｂは第５図ＡのＹ′Ｙ′線に沿う断面図
、第６図はもう一つの実施例の構成図、第７図Ａは更に
もう一つの実施例の平面構成図、第７図Ｂは第７図Ａの
ＹＹ′線に沿う断面図、第７図Ｃは第７図ＡＯＸＸ！線
に沿う断面図、である。 図中、１は浮遊ゲート領域、２，４，６は絶縁膜、３は
電位制御領域、５は電荷流出入領域、１０は第一の半導
体領域、１３，１４，１５は夫々電荷流出入領域又は電
位制御領域となり得る各領域、２１は第二の導電性ゲー
ト領域、３３，３５は導電性薄膜、である。

Claims (1)

1. 【特許請求の範囲】 １ 浮遊ゲート領域と、該浮遊ゲート領域と各々絶縁膜
   を介して夫々少なくとも一部対向する電位制御領域、電
   荷流出入領域、第一の半導体領域を有する浮遊ゲート形
   不揮発性半導体メモリであつて、上記浮遊ゲート領域と
   電位制御領域、上記浮遊ゲート領域と電荷流出入領域と
   の上記各対向関係の少なくとも一方において、相手方の
   領域との間の上記絶縁膜を成長させる表面を有する方の
   領域を、セミクリスタル又は単結晶としたことを特徴と
   する浮遊ゲート形不揮発性半導体メモリ。 ２ 第一の半導体領域は、これと接する少なくとも一つ
   の情報検出領域を有するものであることを特徴とする特
   許請求の範囲１に記載のメモリ。 ３ 電荷流出入領域と、情報検出領域又は第一の半導体
   領域とが共通領域となつていることを特徴とする特許請
   求の範囲２の記載のメモリ。 ４ 電位制御領域と、情報検出領域又は第一の半導体領
   域とが共通領域となつていることを特徴とする特許請求
   の範囲２又は３に記載のメモリ。 ５ 電荷流出入領域と浮遊ゲート領域間の絶縁膜３は一
   部厚さの薄い部分を有し、電荷の流出入は該厚さの薄い
   部分で行なわれることを特徴とする特許請求の範囲１か
   ら４迄のいずれか一つに記載のメモリ。 ６ 電荷流出入領域と浮遊ゲート領域間の絶縁膜は一部
   シリコン窒化膜で構成され、その他の領域と浮遊ゲート
   領域間の絶縁膜はシリコン酸化膜によつて構成されたこ
   とを特徴とする特許請求の範囲１から４迄のいずれか一
   つに記載のメモリ。 ７ 浮遊ゲートは第一の半導体領域上で一部開口部を有
   し、該開口部に前記第一の半導体領域と前記浮遊ゲート
   から絶縁膜により絶縁された第二の導電性ゲートを更に
   設けたことを特徴とする特許請求の範囲２に記載のメモ
   リ。