JPS5931993B2 - 半導体整流装置 - Google Patents
半導体整流装置Info
- Publication number
- JPS5931993B2 JPS5931993B2 JP15201376A JP15201376A JPS5931993B2 JP S5931993 B2 JPS5931993 B2 JP S5931993B2 JP 15201376 A JP15201376 A JP 15201376A JP 15201376 A JP15201376 A JP 15201376A JP S5931993 B2 JPS5931993 B2 JP S5931993B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- single crystal
- type
- silicon single
- crystal layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】
本発明は高速でしかも順方向電位降下を低くした高信頼
度の電力用ダイオードの構造に関する。
度の電力用ダイオードの構造に関する。
コンピュータの端末機器等の安定化電源用として、高速
かつ低損失の電力用ダイオードの需要が高まつてきてい
る。ところで従来高速ダイオードを得るには、ｐｎ接合
ダイオードに金などの再結合中心となる不純物（ラィフ
タィムキラー）を添加し、少数キャリヤのライフタイム
を小さくすることにより高速化を図つてきた。ところが
この方法によるとライフタイムキラーを導入した半導体
層のバルク抵抗が大きくなるため、ダイオード全体の順
方向電位降下が大きくなるという欠点がある。このため
ダイオードの電力損失が増大するのみならずジュール熱
発生が大きくなり、冷却用フィンが大型化するなどコス
ト高の原因にもなつていた。これらの問題を解決するた
めに金属一半導体接触整流層を用いたいわゆるショット
キーバリヤダイオードが、高速かつ低損失のダイオード
として知られている。しかしこのショットキーバリヤダ
イオードは従来のｐｎ接合ダイオードに比べ逆方向洩れ
電流が３桁ほど大きく、また逆耐圧も大きくないという
欠点がある。またショットキーバリヤダイオードはｐｎ
接合ダイオードに比べ許容される最大接合温度が低いの
で熱放散を良くするために特別の配慮が要求される欠点
をも有している。本発明の目的は上記した従来技術の欠
点を除去し、低損失、高速、かつ高信頼性を有する新規
なｐｎ接合ダイオードを提供することである。
かつ低損失の電力用ダイオードの需要が高まつてきてい
る。ところで従来高速ダイオードを得るには、ｐｎ接合
ダイオードに金などの再結合中心となる不純物（ラィフ
タィムキラー）を添加し、少数キャリヤのライフタイム
を小さくすることにより高速化を図つてきた。ところが
この方法によるとライフタイムキラーを導入した半導体
層のバルク抵抗が大きくなるため、ダイオード全体の順
方向電位降下が大きくなるという欠点がある。このため
ダイオードの電力損失が増大するのみならずジュール熱
発生が大きくなり、冷却用フィンが大型化するなどコス
ト高の原因にもなつていた。これらの問題を解決するた
めに金属一半導体接触整流層を用いたいわゆるショット
キーバリヤダイオードが、高速かつ低損失のダイオード
として知られている。しかしこのショットキーバリヤダ
イオードは従来のｐｎ接合ダイオードに比べ逆方向洩れ
電流が３桁ほど大きく、また逆耐圧も大きくないという
欠点がある。またショットキーバリヤダイオードはｐｎ
接合ダイオードに比べ許容される最大接合温度が低いの
で熱放散を良くするために特別の配慮が要求される欠点
をも有している。本発明の目的は上記した従来技術の欠
点を除去し、低損失、高速、かつ高信頼性を有する新規
なｐｎ接合ダイオードを提供することである。
以下本発明の一実施例ダイオードの製法について第１図
を用いて説明する。まず不純物としてアンチモンを３×
１０１８ａｔ０ｍＳ／ＣｌｉＬ含む厚さ２００Ｉｔｍ（
７）ｎ＋型基板１１上に、不純物として燐を１×１０１
５ａｔ０ｍｓ／（−ｄ含み厚さ８μＭｆ）ｎ型ベース層
１２を気相成長法により形成する（ａ）。
を用いて説明する。まず不純物としてアンチモンを３×
１０１８ａｔ０ｍＳ／ＣｌｉＬ含む厚さ２００Ｉｔｍ（
７）ｎ＋型基板１１上に、不純物として燐を１×１０１
５ａｔ０ｍｓ／（−ｄ含み厚さ８μＭｆ）ｎ型ベース層
１２を気相成長法により形成する（ａ）。
次にｎ型ベース層１２の表面にジボランを含むトリクロ
ロシランを用いた９００℃、６０分の気相成長法によつ
て硼素を５×１０１８ａｔ０ｍｓ／ＣＴＬ含み厚さ２５
μｍ（７）ｐ型多結晶層１３を形成する。
ロシランを用いた９００℃、６０分の気相成長法によつ
て硼素を５×１０１８ａｔ０ｍｓ／ＣＴＬ含み厚さ２５
μｍ（７）ｐ型多結晶層１３を形成する。
１この時ｐ型多結晶層１３の形成と同時にｐ型多結晶層
１３から硼素が。
１３から硼素が。
型ベース層１２に拡散され、不純物濃度が１Ｘ１０１７
ａｔ０ｍｓ／ｄ、厚さ０．０５μｍ（７）ｐ型単結晶層
１４が形成される（ｂ）。つぎにｎ＋型基板１１の露出
主表面に９０００Ｃ１で燐を３０分拡散し、不純物濃度
１×１０２０ａｔ０ｍｓ／ＣＴＬ、厚さ１μＭＯｎ＋十
型単結晶層１５を形成する（ｃ）。つぎに真空蒸着法で
Ｃｒ層１６を厚さ０．１μｍに、Ｎｉ層１７を厚さ０．
８μｍに、Ａｇ層１８を２１．６μｍに、ｐ型多結晶層
１３とｎ＋型単結晶層１５の両面にそれぞれ形成する（
ｄ）。
ａｔ０ｍｓ／ｄ、厚さ０．０５μｍ（７）ｐ型単結晶層
１４が形成される（ｂ）。つぎにｎ＋型基板１１の露出
主表面に９０００Ｃ１で燐を３０分拡散し、不純物濃度
１×１０２０ａｔ０ｍｓ／ＣＴＬ、厚さ１μＭＯｎ＋十
型単結晶層１５を形成する（ｃ）。つぎに真空蒸着法で
Ｃｒ層１６を厚さ０．１μｍに、Ｎｉ層１７を厚さ０．
８μｍに、Ａｇ層１８を２１．６μｍに、ｐ型多結晶層
１３とｎ＋型単結晶層１５の両面にそれぞれ形成する（
ｄ）。
つぎにサンドカツト法でベベルを有するペレツトにペレ
タイズし、Ｐｎ接合露出端部を含むペレツト端面をシリ
コーンゴム１９でコーテイングす２る。
タイズし、Ｐｎ接合露出端部を含むペレツト端面をシリ
コーンゴム１９でコーテイングす２る。
次にｐ型多結晶層１３側の電極層１６乃至１８上に半田
層２０を介して主電極２１を取付けてダイオードが完成
する（ｅ）。
層２０を介して主電極２１を取付けてダイオードが完成
する（ｅ）。
このようなダイオードは通常、金属缶内に封入されて用
いられる。その場５合、ｎ＋十型単結晶層１５側の電極
層１６乃至１８が半田層を介して金属缶底部に接着され
、この金属缶が他方の主電極となる。本発明の構造で重
要な点はｐ型多結晶層１３の不純物濃度αをどうコント
ロールするかというこ ５とである。
いられる。その場５合、ｎ＋十型単結晶層１５側の電極
層１６乃至１８が半田層を介して金属缶底部に接着され
、この金属缶が他方の主電極となる。本発明の構造で重
要な点はｐ型多結晶層１３の不純物濃度αをどうコント
ロールするかというこ ５とである。
第２図は本発明ダイオードに順電流を通電した時の各部
の電位降下を示す図であるが、この構造のダイオードの
順方向電位降下ＶＦは、で表わされる。ここで、 Ｖｃ；ｐ型多結晶層１３と電極層１６乃至１とのコンタ
クトドロツプＶｐ＋；ｐ型多結晶層１３内での電位降下
ＶＪ：接合での電位降下とｎ型ベース層１２内での電位
降下の和ＶＮ＋：ｎ＋型基板１１内での電位降下 Ｖσ；ｎ＋十型単結晶層２５と電極層１６乃至１８との
コンタクトドロツプである。
の電位降下を示す図であるが、この構造のダイオードの
順方向電位降下ＶＦは、で表わされる。ここで、 Ｖｃ；ｐ型多結晶層１３と電極層１６乃至１とのコンタ
クトドロツプＶｐ＋；ｐ型多結晶層１３内での電位降下
ＶＪ：接合での電位降下とｎ型ベース層１２内での電位
降下の和ＶＮ＋：ｎ＋型基板１１内での電位降下 Ｖσ；ｎ＋十型単結晶層２５と電極層１６乃至１８との
コンタクトドロツプである。
ここでｐ型多結晶層１３の不純物濃度αが影響するのは
ＶＣＶＰ＋ＶＪの３項目である。
ＶＣＶＰ＋ＶＪの３項目である。
従つてαの値はＣ，Ｖｐ＋，Ｊの和を最小にするよう選
ぶのがよい。以下この点について説明する。第３図は本
発明者等が実験によつて得たαとＶｃ，Ｖｐ＋の関係を
示す図である。一般に多結晶半導体層は金属とのコンタ
クトは良好であるが、不純物濃度が１０１８ａｔ０ｍｓ
／へ以下になるとコンタクトドロツプＶｃは急速に大き
くなる。一方ｐ型多結晶層１３内での電位降下Ｖｐ＋も
不純物濃度αが小さくなると、大きくなる。一方ｎ型ベ
ース層１２の厚さを３０μｍ以下にしてしかもｐ型単結
晶層１４の不純物総量Ｑを１０１１〜１０１４ａｔ０ｍ
ｓ／ｄにするとダイオードの低損失と高速化が同時に達
成できることをすでに本発明者等は提案している（特願
昭５０−９３１０９号）。
ぶのがよい。以下この点について説明する。第３図は本
発明者等が実験によつて得たαとＶｃ，Ｖｐ＋の関係を
示す図である。一般に多結晶半導体層は金属とのコンタ
クトは良好であるが、不純物濃度が１０１８ａｔ０ｍｓ
／へ以下になるとコンタクトドロツプＶｃは急速に大き
くなる。一方ｐ型多結晶層１３内での電位降下Ｖｐ＋も
不純物濃度αが小さくなると、大きくなる。一方ｎ型ベ
ース層１２の厚さを３０μｍ以下にしてしかもｐ型単結
晶層１４の不純物総量Ｑを１０１１〜１０１４ａｔ０ｍ
ｓ／ｄにするとダイオードの低損失と高速化が同時に達
成できることをすでに本発明者等は提案している（特願
昭５０−９３１０９号）。
そこで述べているようにＱを下げると、接合での電位降
下とｎ型ベース層１２内での電位降下の和ＶＪは小さく
なる。従つてαが小さくなるとＱも小さくなるので、Ｖ
Ｊは減少する。これを示したのが第４図の曲線ａである
。第３図と第４図の曲線ａとからＣ，ＶＰ＋，ＶＪの和
を求めると第４図中曲線ｂの如くなり、αとしては５×
１０１８ａｔ０Ｉｎｓ／〜近傍を選ぶのが最も好ましい
ことがわかる。次にＮ＋を小さくするためにはｎ＋型基
板１１の不純物濃度を上げることが必要となる。
下とｎ型ベース層１２内での電位降下の和ＶＪは小さく
なる。従つてαが小さくなるとＱも小さくなるので、Ｖ
Ｊは減少する。これを示したのが第４図の曲線ａである
。第３図と第４図の曲線ａとからＣ，ＶＰ＋，ＶＪの和
を求めると第４図中曲線ｂの如くなり、αとしては５×
１０１８ａｔ０Ｉｎｓ／〜近傍を選ぶのが最も好ましい
ことがわかる。次にＮ＋を小さくするためにはｎ＋型基
板１１の不純物濃度を上げることが必要となる。
ところがｎ＋型基板１１の不純物濃度を大きくしすぎる
と、ｎ型ベース層１２へｎ型不純物がｎ＋型基板１１か
ら拡散し、ダイオードの逆耐圧が小さくなる。例えば耐
圧１５０Ｖを得るためのｎ＋型基板２１の不純物濃度の
上限は３Ｘ１０１８ａｔ０ｍｓ／〜である。ところで３
×１０１８ａｔ０ｍｓ／ＣＴｉｌの不純物濃度では電極
層１６乃至１８とのコンタクト、ドロツプＶσを０．０
１以下にすることができない。従つてＶσを小さくする
ためにｎ＋型基板２１の表面に新たにｎ＋十型半導体単
結晶層１５を形成する必要がある。ｎ＋十型単結晶層１
５の不純物濃度としては１０１９ａｔ０ｍｓ／〜以上必
要である。一対のオーミツクコンタクト電極用金属とし
てはＣｒが好ましく、第２層、第３層にそれぞれＮｌ，
Ａｇを選ぶことにより、外部リード端子と半田付け可能
な多層電極層１６乃至１８を形成できる。
と、ｎ型ベース層１２へｎ型不純物がｎ＋型基板１１か
ら拡散し、ダイオードの逆耐圧が小さくなる。例えば耐
圧１５０Ｖを得るためのｎ＋型基板２１の不純物濃度の
上限は３Ｘ１０１８ａｔ０ｍｓ／〜である。ところで３
×１０１８ａｔ０ｍｓ／ＣＴｉｌの不純物濃度では電極
層１６乃至１８とのコンタクト、ドロツプＶσを０．０
１以下にすることができない。従つてＶσを小さくする
ためにｎ＋型基板２１の表面に新たにｎ＋十型半導体単
結晶層１５を形成する必要がある。ｎ＋十型単結晶層１
５の不純物濃度としては１０１９ａｔ０ｍｓ／〜以上必
要である。一対のオーミツクコンタクト電極用金属とし
てはＣｒが好ましく、第２層、第３層にそれぞれＮｌ，
Ａｇを選ぶことにより、外部リード端子と半田付け可能
な多層電極層１６乃至１８を形成できる。
これらの電極層とｎ＋十型単結晶層、ｎ＋型基板を採用
することによりＶＮ＋とＶσの和は０．０２以下にする
ことができるので、トータルとしてのＶＦは０．８Ｖ以
下にすることができる。
することによりＶＮ＋とＶσの和は０．０２以下にする
ことができるので、トータルとしてのＶＦは０．８Ｖ以
下にすることができる。
以上の様に、本発明の構造によればダイオードの順方向
電位降下を０．８Ｖ以下にすることができ、これにより
従来の金拡散方式の高速ダイオードの順方向電位降下の
平均値である１，２Ｖに比べ大幅な低減が可能になつた
。
電位降下を０．８Ｖ以下にすることができ、これにより
従来の金拡散方式の高速ダイオードの順方向電位降下の
平均値である１，２Ｖに比べ大幅な低減が可能になつた
。
次に本発明の素子が従来のＰｎ接合ダイオードと同等の
逆耐圧と信頼性をもつことを説明する。
逆耐圧と信頼性をもつことを説明する。
すでに述べたようにダイオードの順方向電位降下を下げ
るにはｐ型単結晶層１４の不純物総量Ｑを小さくすれば
よいが、Ｑを小さくするためにはｐ型単結晶層の厚さを
小さくする必要がある。この層の厚さを薄くするとＰｎ
接合面が表面の多層電極層の熱的歪の影響を受けるため
耐圧低下の原因となるが、第１図ｅに示すように薄いｐ
型単結晶層１４が厚いｐ型多結晶層１３によつて電極層
１６，１７，１８から隔てられているため、多層電極層
の歪を受けることはなく、十分な逆耐圧特性を得ること
ができる。またＰｎ接合端面を保護するシリコーンゴム
１９は、Ｐｎ接合部の最大電界強度に耐えるためには１
０１ｔｍ以上の厚さが必要である。
るにはｐ型単結晶層１４の不純物総量Ｑを小さくすれば
よいが、Ｑを小さくするためにはｐ型単結晶層の厚さを
小さくする必要がある。この層の厚さを薄くするとＰｎ
接合面が表面の多層電極層の熱的歪の影響を受けるため
耐圧低下の原因となるが、第１図ｅに示すように薄いｐ
型単結晶層１４が厚いｐ型多結晶層１３によつて電極層
１６，１７，１８から隔てられているため、多層電極層
の歪を受けることはなく、十分な逆耐圧特性を得ること
ができる。またＰｎ接合端面を保護するシリコーンゴム
１９は、Ｐｎ接合部の最大電界強度に耐えるためには１
０１ｔｍ以上の厚さが必要である。
Ｑを小さくするためにｐ型単結晶層の厚さを薄くし、か
つｐ型多結晶層１３が存在しない場合には第５図ａに示
す如く、Ｐｎ接合露出端部でのシリコーンコムの厚さＤ
は１〜２μ程度と薄くなり、十分な耐圧を得ることがで
きない。これに対し本発明による構造では厚さ２５μＭ
Ｏ）ｐ型多結晶層１３の存在により、接合端面でのシリ
コーンゴムの厚さＤは１５μ程度となり（第５図ｂ）十
分な耐圧を得ることができる。耐圧を得るためにはｐ型
多結晶層１３の厚さは１５μｍ以上が好ましい。このよ
うに本発明によれば、従来のＰｎ接合ダイオードと同等
の逆耐圧と信頼性を得ることができる。
つｐ型多結晶層１３が存在しない場合には第５図ａに示
す如く、Ｐｎ接合露出端部でのシリコーンコムの厚さＤ
は１〜２μ程度と薄くなり、十分な耐圧を得ることがで
きない。これに対し本発明による構造では厚さ２５μＭ
Ｏ）ｐ型多結晶層１３の存在により、接合端面でのシリ
コーンゴムの厚さＤは１５μ程度となり（第５図ｂ）十
分な耐圧を得ることができる。耐圧を得るためにはｐ型
多結晶層１３の厚さは１５μｍ以上が好ましい。このよ
うに本発明によれば、従来のＰｎ接合ダイオードと同等
の逆耐圧と信頼性を得ることができる。
試作ダイオードの逆耐圧は１５０Ｖ、順方向電位降下は
３０Ａの順電流時において０．７８Ｖ、逆回復時間８０
ｎｓｅｃであり、逆耐圧については従来のＰｎ接合と同
程度の水準を維持しつつ、低損失と高速化の同時達成が
可能となつた。
３０Ａの順電流時において０．７８Ｖ、逆回復時間８０
ｎｓｅｃであり、逆耐圧については従来のＰｎ接合と同
程度の水準を維持しつつ、低損失と高速化の同時達成が
可能となつた。
以上詳細に説明したように本発明によれば低損失、高速
でかつ高信頼性を有するＰｎ接合ダイオードを得るのに
効果がある。
でかつ高信頼性を有するＰｎ接合ダイオードを得るのに
効果がある。
第１図は本発明の一実施例ダイオード及びその主要製造
工程を示す図、第２図は本発明ダイオードの各部の順方
向電位降下を示す説明図、第３図はｐ型多結晶層不純物
濃度αと、Ｖｃ，ｐ＋との関係を示す図、第４図はｐ型
多結晶層不純物濃度αとＪ（ａ）、及びＶｃ＋ｐ＋ＶＪ
（ｂ）との関係を示す図、第５図はｐ型多結晶層の存在
しない場合（ａ）、及び本発明ダイオード（ｂ）のペレ
ツト端面のシリコーンゴムのコーテイングの様子を示す
図、である。
工程を示す図、第２図は本発明ダイオードの各部の順方
向電位降下を示す説明図、第３図はｐ型多結晶層不純物
濃度αと、Ｖｃ，ｐ＋との関係を示す図、第４図はｐ型
多結晶層不純物濃度αとＪ（ａ）、及びＶｃ＋ｐ＋ＶＪ
（ｂ）との関係を示す図、第５図はｐ型多結晶層の存在
しない場合（ａ）、及び本発明ダイオード（ｂ）のペレ
ツト端面のシリコーンゴムのコーテイングの様子を示す
図、である。
Claims (1)
- １ ｎ型導電型を有する第１のシリコン単結晶層と、第
１のシリコン単結晶層の一方の面に隣接しそれより高い
不純物濃度を有するｎ型導電型の第２のシリコン単結晶
層と、第１のシリコン単結晶層の他方の面に隣接しそれ
より低い不純物濃度を有する厚さ３０μｍ以下のｎ型導
電型の第３のシリコン単結晶層と、第３のシリコン単結
晶層に隣接して第３のシリコン単結晶との間にｐｎ接合
を形成しかつ１０＾１＾１〜１０＾１＾４ａｔｏｍｓ／
ｃｍ＾２の不純物総量を有するｐ型導電型の第４のシリ
コン単結晶層と、第４のシリコン単結晶層に隣接しこの
層へのｐ型不純物の拡散源となり５×１０＾１＾８ａｔ
ｏｍｓ／ｃｍ＾３近傍の不純物濃度を有するシリコン多
結晶層と、第２のシリコン単結晶層およびシリコン多結
晶層表面にそれぞれ形成されシリコン層側から順に第１
層がＣｒ、第２層がＮｉ、第３層がＡｇから成る多層オ
ーミック電極層と、少なくともｐｎ接合の露出端部をお
おうシリコーンゴムとを具備することを特徴とする半導
体整流装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15201376A JPS5931993B2 (ja) | 1976-12-20 | 1976-12-20 | 半導体整流装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15201376A JPS5931993B2 (ja) | 1976-12-20 | 1976-12-20 | 半導体整流装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5376764A JPS5376764A (en) | 1978-07-07 |
| JPS5931993B2 true JPS5931993B2 (ja) | 1984-08-06 |
Family
ID=15531144
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15201376A Expired JPS5931993B2 (ja) | 1976-12-20 | 1976-12-20 | 半導体整流装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5931993B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6376063U (ja) * | 1986-11-07 | 1988-05-20 | ||
| JPS6447872U (ja) * | 1987-09-18 | 1989-03-24 |
-
1976
- 1976-12-20 JP JP15201376A patent/JPS5931993B2/ja not_active Expired
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6376063U (ja) * | 1986-11-07 | 1988-05-20 | ||
| JPS6447872U (ja) * | 1987-09-18 | 1989-03-24 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5376764A (en) | 1978-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US2837704A (en) | Junction transistors | |
| US3503125A (en) | Method of making a semiconductor multi-stack for regulating charging of current producing cells | |
| US3078195A (en) | Transistor | |
| US3614547A (en) | Tungsten barrier electrical connection | |
| US2994018A (en) | Asymmetrically conductive device and method of making the same | |
| US2861229A (en) | Semi-conductor devices and methods of making same | |
| US4301592A (en) | Method of fabricating semiconductor junction device employing separate metallization | |
| US3686698A (en) | A multiple alloy ohmic contact for a semiconductor device | |
| US3114864A (en) | Semiconductor with multi-regions of one conductivity-type and a common region of opposite conductivity-type forming district tunneldiode junctions | |
| US2793332A (en) | Semiconductor rectifying connections and methods | |
| US3132057A (en) | Graded energy gap semiconductive device | |
| US3652905A (en) | Schottky barrier power rectifier | |
| US3537174A (en) | Process for forming tungsten barrier electrical connection | |
| US3519900A (en) | Temperature compensated reference diodes and methods for making same | |
| JPS5931993B2 (ja) | 半導体整流装置 | |
| US4246693A (en) | Method of fabricating semiconductor device by bonding together silicon substrate and electrode or the like with aluminum | |
| US3121828A (en) | Tunnel diode devices and the method of fabrication thereof | |
| JPS6024074A (ja) | ヒ化ガリウム半導体デバイスおよびその製造方法 | |
| US3248614A (en) | Formation of small area junction devices | |
| US3267338A (en) | Integrated circuit process and structure | |
| US3012305A (en) | Electrically unsymmetrically conductive system and method for producing same | |
| US4223336A (en) | Low resistivity ohmic contacts for compound semiconductor devices | |
| US3324358A (en) | Avalanche injection semiconductor device | |
| US3454847A (en) | Bistable two or three terminal double injection switching element | |
| US3324361A (en) | Semiconductor contact alloy |