JPS5932220A - デイジタル出力回路 - Google Patents
デイジタル出力回路Info
- Publication number
- JPS5932220A JPS5932220A JP57140959A JP14095982A JPS5932220A JP S5932220 A JPS5932220 A JP S5932220A JP 57140959 A JP57140959 A JP 57140959A JP 14095982 A JP14095982 A JP 14095982A JP S5932220 A JPS5932220 A JP S5932220A
- Authority
- JP
- Japan
- Prior art keywords
- output
- power supply
- digital circuit
- supply voltage
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- NFLLKCVHYJRNRH-UHFFFAOYSA-N 8-chloro-1,3-dimethyl-7H-purine-2,6-dione 2-(diphenylmethyl)oxy-N,N-dimethylethanamine Chemical compound O=C1N(C)C(=O)N(C)C2=C1NC(Cl)=N2.C=1C=CC=CC=1C(OCCN(C)C)C1=CC=CC=C1 NFLLKCVHYJRNRH-UHFFFAOYSA-N 0.000 description 1
- 230000036316 preload Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/78—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used using opto-electronic devices, i.e. light-emitting and photoelectric devices electrically- or optically-coupled
- H03K17/795—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used using opto-electronic devices, i.e. light-emitting and photoelectric devices electrically- or optically-coupled controlling bipolar transistors
- H03K17/7955—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used using opto-electronic devices, i.e. light-emitting and photoelectric devices electrically- or optically-coupled controlling bipolar transistors using phototransistors
Landscapes
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、電源電圧が回路の動作保証範囲以下忙降下し
ても不要なパルスを出力し′ｆＸいディジタル回路に関
する。
ても不要なパルスを出力し′ｆＸいディジタル回路に関
する。
従来、ディジタル回路（ディジタル回路を組合せた装置
を合切では、電源電圧がディジタル回路の動作保証範囲
以下に降下すると不要なパルス出力が発生することがあ
る。すなわち、第２図に示すようなディジタル回路にお
いて、論理部３に電＊ ’ｌｌｊｌｌ予圧から印加され
る電源電圧Ｖｃｃがディジタル回路の動作保証範囲以下
になると、論理部３から不要なパルスがトランジスタ９
に流れてこれを作動させ、出力端子ｌＯからパルスを出
力する。
を合切では、電源電圧がディジタル回路の動作保証範囲
以下に降下すると不要なパルス出力が発生することがあ
る。すなわち、第２図に示すようなディジタル回路にお
いて、論理部３に電＊ ’ｌｌｊｌｌ予圧から印加され
る電源電圧Ｖｃｃがディジタル回路の動作保証範囲以下
になると、論理部３から不要なパルスがトランジスタ９
に流れてこれを作動させ、出力端子ｌＯからパルスを出
力する。
そのため、ディジタル回路等でシステムを構成している
場合に１ディジタル回路等の電源電圧が故障等により動
作保証範囲以下に降下すると、次段に接続されるディジ
タル回路に不要なパルスが出力され、次段のディジタル
回路がこのパルスを正規の入力パルスと判別して誤動作
を生じるといった欠点があった。
場合に１ディジタル回路等の電源電圧が故障等により動
作保証範囲以下に降下すると、次段に接続されるディジ
タル回路に不要なパルスが出力され、次段のディジタル
回路がこのパルスを正規の入力パルスと判別して誤動作
を生じるといった欠点があった。
本発明は上記の欠点忙鑑みてなされたもので、ディジタ
ル回路等の電源電圧が該回路等の動作保証範囲以下に降
下した場合には、該回路出力部の作動を停止することに
より、不要なパルスの次段ディジタル回路への出力を防
止したディジタル出力回路の提供を目的とする。
ル回路等の電源電圧が該回路等の動作保証範囲以下に降
下した場合には、該回路出力部の作動を停止することに
より、不要なパルスの次段ディジタル回路への出力を防
止したディジタル出力回路の提供を目的とする。
以下、第１図に示す実施例にもとづいて木発明を説明す
る。
る。
し１面において、ディジタル回路の論理部３には電源電
圧端子１より電源電圧Ｖｃｃが印加されており、トラン
ジスタ７０ペース９１１］には電＃、電圧Ｖ（：Ｃが抵
抗器Ｉｔ２． Ｒ３で構成さり、る分圧器４により分圧
された分圧′電圧が印加されている。分圧器４の分圧比
は、電源電圧Ｖｃｃがディジタル回路の動作保証範囲以
［゛に降下したときにトランジスタ７を非導通とする分
圧電圧が生じるよう忙設定されている。トランジスタ６
は、トランジスタ７の前段に１面列接枕され、そのベー
ス側は論理部３と接続している。ホトカブラ５は、トラ
ンジスタ６の前段に接続さ）して丸・す、ダイメート側
ｉｒｃ ｔＩｔ流が油れたときに、ホトカブラ５のホト
トランジスタのコレクタ端子とエミツタシ偏了と接続す
る出力端子８に信号を出力する。ａ抗器Ｒ＋ は、ホト
カプラ５へ流れる電流を制限するだめのものである。
圧端子１より電源電圧Ｖｃｃが印加されており、トラン
ジスタ７０ペース９１１］には電＃、電圧Ｖ（：Ｃが抵
抗器Ｉｔ２． Ｒ３で構成さり、る分圧器４により分圧
された分圧′電圧が印加されている。分圧器４の分圧比
は、電源電圧Ｖｃｃがディジタル回路の動作保証範囲以
［゛に降下したときにトランジスタ７を非導通とする分
圧電圧が生じるよう忙設定されている。トランジスタ６
は、トランジスタ７の前段に１面列接枕され、そのベー
ス側は論理部３と接続している。ホトカブラ５は、トラ
ンジスタ６の前段に接続さ）して丸・す、ダイメート側
ｉｒｃ ｔＩｔ流が油れたときに、ホトカブラ５のホト
トランジスタのコレクタ端子とエミツタシ偏了と接続す
る出力端子８に信号を出力する。ａ抗器Ｒ＋ は、ホト
カプラ５へ流れる電流を制限するだめのものである。
したがって、’ｊ４ｆ、 １ｆＩｆ、 ｔｂ、圧Ｖｃｃ
がディジタル回路のであり、入力端子２における入力状
態に応じてトランジスタ６が導通又は非導通罠なり、￥
、ｒ１それに応じてホトカブラ５のホトダイメート側に
電流が流れ出力端子８からディジタル回路から出力がな
され、通常の作動を行なう。しかし、電源電圧Ｖｃｃが
ディジタル回路の動作保証範囲以下に降−トすると、ト
ランジスタ７は非導通になり画用１部３からの不要なパ
ルスでトランジスタ６が導通状態になっても、ホトカブ
ラ５のホトダイメート側には電流が流れないので、出力
端子８に４８号が出力されず該回路から外部への不要な
出力け１１ｉなわｉｌない。
がディジタル回路のであり、入力端子２における入力状
態に応じてトランジスタ６が導通又は非導通罠なり、￥
、ｒ１それに応じてホトカブラ５のホトダイメート側に
電流が流れ出力端子８からディジタル回路から出力がな
され、通常の作動を行なう。しかし、電源電圧Ｖｃｃが
ディジタル回路の動作保証範囲以下に降−トすると、ト
ランジスタ７は非導通になり画用１部３からの不要なパ
ルスでトランジスタ６が導通状態になっても、ホトカブ
ラ５のホトダイメート側には電流が流れないので、出力
端子８に４８号が出力されず該回路から外部への不要な
出力け１１ｉなわｉｌない。
以上の如く本発明によれば、電ｉ１Ｌ［圧がディジ −
タル回路の動作保証範囲以下に降下した状態において論
理部から不要なパルスが出力されても、該ディジタル回
路から次段のディジタル回路へは不要なパルスを出力し
ないので、誤動作を生しることがなくなる。
タル回路の動作保証範囲以下に降下した状態において論
理部から不要なパルスが出力されても、該ディジタル回
路から次段のディジタル回路へは不要なパルスを出力し
ないので、誤動作を生しることがなくなる。
第１図は本発明ディジタル＋ＩＪ ｊＪ ｌ＃回回路７
） ＝実施例ブロック図、第２図は従来ディジタル１［
１）Ｊ１１月路０ブロック図を示１゜ １・・・電源電圧帷子 ２・・・入ノＪ端子３・・
・論理部 ４・・・分圧器５・・・ポトカブ
ラ ６，７・・・トランジスタ８・・・出力端子
Ｒｔ 、 Ｒ２，Ｒ３・・・抵抗器出願人
日本電気株式会社
） ＝実施例ブロック図、第２図は従来ディジタル１［
１）Ｊ１１月路０ブロック図を示１゜ １・・・電源電圧帷子 ２・・・入ノＪ端子３・・
・論理部 ４・・・分圧器５・・・ポトカブ
ラ ６，７・・・トランジスタ８・・・出力端子
Ｒｔ 、 Ｒ２，Ｒ３・・・抵抗器出願人
日本電気株式会社
Claims (1)
- 電源電圧がディジタル回路の動作保証範囲以下に降下し
た場合に非導通状態となり、ディジタル回路外部への出
力を遮断する機能を備えたことを特徴としたディジタル
出力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57140959A JPS5932220A (ja) | 1982-08-16 | 1982-08-16 | デイジタル出力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57140959A JPS5932220A (ja) | 1982-08-16 | 1982-08-16 | デイジタル出力回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5932220A true JPS5932220A (ja) | 1984-02-21 |
Family
ID=15280791
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57140959A Pending JPS5932220A (ja) | 1982-08-16 | 1982-08-16 | デイジタル出力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5932220A (ja) |
-
1982
- 1982-08-16 JP JP57140959A patent/JPS5932220A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63245236A (ja) | 電源切替回路 | |
| US4625129A (en) | Electronic circuit device having a power supply level switching circuit | |
| JPH0231530B2 (ja) | ||
| US4719629A (en) | Dual fault-masking redundancy logic circuits | |
| KR950015208B1 (ko) | 쇼트키 전류 모우드 논리 회로 | |
| US4871929A (en) | ECL logic gate | |
| JPH02239722A (ja) | 論理回路 | |
| JPS584400B2 (ja) | デイジタル入力回路 | |
| KR0118639Y1 (ko) | 자기진단기능을 가진 디지탈입력검출회로 | |
| JPS58205325A (ja) | デイジタル回路 | |
| JPH0224053B2 (ja) | ||
| JPS5826210B2 (ja) | 接点情報入力回路 | |
| JPH0261820B2 (ja) | ||
| JPS5915331A (ja) | 論理ゲ−ト回路 | |
| JPS6037709B2 (ja) | ソリツドステ−トリレ− | |
| SU587627A1 (ru) | Логический элемент "запрет" | |
| JPS6315526A (ja) | ドツト化回路 | |
| JPH0514179A (ja) | ワイヤードｏｒロジツク回路 | |
| JPH01305609A (ja) | 出力回路 | |
| JPH0815259B2 (ja) | ３値論理回路 | |
| JPS60132418A (ja) | 半導体集積回路 | |
| JPS5954330A (ja) | 電流切換え論理回路 | |
| JPH03808B2 (ja) | ||
| JPS6315527A (ja) | 論理回路 | |
| JPS6086943A (ja) | デイジタル入力回路 |