JPS593270A - スイツチ回路の断線検査装置 - Google Patents
スイツチ回路の断線検査装置Info
- Publication number
- JPS593270A JPS593270A JP57112129A JP11212982A JPS593270A JP S593270 A JPS593270 A JP S593270A JP 57112129 A JP57112129 A JP 57112129A JP 11212982 A JP11212982 A JP 11212982A JP S593270 A JPS593270 A JP S593270A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- switches
- inverter
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
- G01R31/54—Testing for continuity
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
- G01R31/52—Testing for short-circuits, leakage current or ground faults
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Electronic Switches (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Keying Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（イ）発明の分野
この発明は、複数のスイッチが直列接続されてなるスイ
ッチ回路の断線検査装置に関する。
ッチ回路の断線検査装置に関する。
（１）
（（ロ）従来技術とその問題点
第１図は従来のスイッチ回路を示す回路接続図である。
図においてｓｌ、ｓ２．ｓ３はスイッチであｐこれらス
イッチ８１．Ｓ２．ｓ３は接続線Ｌ１ 、Ｌ２．Ｌ３．
Ｌ４で直列接続されてスイッチ回路ＳＣを構成している
。このスイッチ回路ＳＣの一端は信号源−Ｖに接続され
、他端は、制御入力端子Ｐを介して電子回路ＥＣに接続
されている。また入力端子Ｐはプルアップ抵抗Ｒによっ
てハイレベル電源＋Ｖに接続されるとともにインバータ
ＩＮにも接続されている。この回路においてスイッチ８
１，８２．ｓ３がすべて閉じていると端子Ｐは、Ｌレベ
／Ｉ／（−Ｖ）に強制されインバータＩＮを介して内部
回路に入力信号Ｉｓが「ＨＪ（ハイ）で導入され逆に、
スイッチＳ１．Ｓ２゜Ｓ３のいずれかが開いていると入
力端子ＰはＨレベルとなり、入力信号ＩｓがｒＬＪとな
る。
イッチ８１．Ｓ２．ｓ３は接続線Ｌ１ 、Ｌ２．Ｌ３．
Ｌ４で直列接続されてスイッチ回路ＳＣを構成している
。このスイッチ回路ＳＣの一端は信号源−Ｖに接続され
、他端は、制御入力端子Ｐを介して電子回路ＥＣに接続
されている。また入力端子Ｐはプルアップ抵抗Ｒによっ
てハイレベル電源＋Ｖに接続されるとともにインバータ
ＩＮにも接続されている。この回路においてスイッチ８
１，８２．ｓ３がすべて閉じていると端子Ｐは、Ｌレベ
／Ｉ／（−Ｖ）に強制されインバータＩＮを介して内部
回路に入力信号Ｉｓが「ＨＪ（ハイ）で導入され逆に、
スイッチＳ１．Ｓ２゜Ｓ３のいずれかが開いていると入
力端子ＰはＨレベルとなり、入力信号ＩｓがｒＬＪとな
る。
しかしこのような従来回路では、スイッチ回路ＳＣの接
続線Ｌ１．Ｌ２．Ｌ３．Ｌ４のいずれが断線した場合と
スイッチｓ１．ｓ２．ｓ３のいず札力ゝが開いた場合の
区別ができなかった。
続線Ｌ１．Ｌ２．Ｌ３．Ｌ４のいずれが断線した場合と
スイッチｓ１．ｓ２．ｓ３のいず札力ゝが開いた場合の
区別ができなかった。
このような問題点を解消し、スイッチ回路ＳＣの接続線
Ｔ、；１ 、 Ｌ２． Ｌ３．Ｌ４の断線をスイッチＳ
１，８２．８３のいずれかの開状態と区別して検知する
スイッチ回路の検査装置がすでに提案されている。
Ｔ、；１ 、 Ｌ２． Ｌ３．Ｌ４の断線をスイッチＳ
１，８２．８３のいずれかの開状態と区別して検知する
スイッチ回路の検査装置がすでに提案されている。
第２図はすでに提案されているスイッチ回路の断線検査
装置の回路接続図である。同図においてスイッチ回路Ｓ
Ｃは、各スイッチＳ１．Ｓ２．Ｓ３に並列にそれぞれダ
イオードＤＩ、Ｄ２．Ｄ３が接続され、さらにこれらの
並列接続が直列接続されて構成されている。また電子回
路ＥＣよ逆信号ａがインバータＩＮｉ 、外部端子Ｐ１
を経て導出されスイッチ回路ＳＣの一端に加えられるよ
うに接続されている。さらにスイッチ回路ＳＣは電子回
路ＥＣの入力端子Ｐ２に接続されている。入力端子Ｐ２
はプルアップ抵抗Ｒによって、電源＋Ｖに接続されると
ともにインバータＩＮ２に接続されている。また入力端
子Ｐ２には電子回路ＥＣ内部より信号ｌ〕がインバータ
ＩＮ３を経て加えられるように構成されている。
装置の回路接続図である。同図においてスイッチ回路Ｓ
Ｃは、各スイッチＳ１．Ｓ２．Ｓ３に並列にそれぞれダ
イオードＤＩ、Ｄ２．Ｄ３が接続され、さらにこれらの
並列接続が直列接続されて構成されている。また電子回
路ＥＣよ逆信号ａがインバータＩＮｉ 、外部端子Ｐ１
を経て導出されスイッチ回路ＳＣの一端に加えられるよ
うに接続されている。さらにスイッチ回路ＳＣは電子回
路ＥＣの入力端子Ｐ２に接続されている。入力端子Ｐ２
はプルアップ抵抗Ｒによって、電源＋Ｖに接続されると
ともにインバータＩＮ２に接続されている。また入力端
子Ｐ２には電子回路ＥＣ内部より信号ｌ〕がインバータ
ＩＮ３を経て加えられるように構成されている。
この回路において、スイッチ回路ＳＣの断線を検査する
場合には、信号ａをｒＬＪとして外部端子Ｐ１より ｒ
ＨＪ信号を導出し、この信号をスイッチ回路ＳＣの一端
に加える一方、信号１）をＪＨＪとして入力端子Ｐ２が
ｒＬＪとなるようにしている。もし、ここでスイッチ回
路ＳＣが正常であるとすなわち接続線Ｌ１．Ｌ２、Ｌ３
．Ｌ４が断線していないと、ダイオードＤＩ 、Ｄ ２
、 ｐ ３の作用により外部端子Ｐ１も「Ｌ」に強制
され、この信号ｒＬＪを電子回路ＥＣ内部に取込むこと
によシ正常が判定される。しかし、接続線Ｌｌ、Ｌ２゜
Ｌ乙のいずれかが断線していると、入力端子Ｐ２のｒＬ
Ｊ信号が外部端子Ｐ１に伝達されず、「Ｈ」のままであ
る。この信号ｒＨＪは電子回路ＥＣ内部に取シ込まれス
イッチ回路ＳＣの接続線Ｌｌ。
場合には、信号ａをｒＬＪとして外部端子Ｐ１より ｒ
ＨＪ信号を導出し、この信号をスイッチ回路ＳＣの一端
に加える一方、信号１）をＪＨＪとして入力端子Ｐ２が
ｒＬＪとなるようにしている。もし、ここでスイッチ回
路ＳＣが正常であるとすなわち接続線Ｌ１．Ｌ２、Ｌ３
．Ｌ４が断線していないと、ダイオードＤＩ 、Ｄ ２
、 ｐ ３の作用により外部端子Ｐ１も「Ｌ」に強制
され、この信号ｒＬＪを電子回路ＥＣ内部に取込むこと
によシ正常が判定される。しかし、接続線Ｌｌ、Ｌ２゜
Ｌ乙のいずれかが断線していると、入力端子Ｐ２のｒＬ
Ｊ信号が外部端子Ｐ１に伝達されず、「Ｈ」のままであ
る。この信号ｒＨＪは電子回路ＥＣ内部に取シ込まれス
イッチ回路ＳＣの接続線Ｌｌ。
Ｌ２．Ｌ３．Ｔ、４の断線が判定される。このようにし
てスイッチ回路ＳＣの断線検査がなされる。
てスイッチ回路ＳＣの断線検査がなされる。
しかしながら、第２図に示すスイッチ回路の断線検査装
置は、ダイオードによる電圧降下を考慮した電源電圧を
加えねばならず、直列接続するスイッチ数が多くなると
高電圧の電源を備えなければならないという欠点がある
。
置は、ダイオードによる電圧降下を考慮した電源電圧を
加えねばならず、直列接続するスイッチ数が多くなると
高電圧の電源を備えなければならないという欠点がある
。
（ハ）発明の目的
この発明の目的は上記した従来装置の欠点を解消し、多
数のスイッチを直列接続するスイッチ回路においても、
低電圧で断線を検知し得るスイッチ回路の断線検査装置
を提供するにある。
数のスイッチを直列接続するスイッチ回路においても、
低電圧で断線を検知し得るスイッチ回路の断線検査装置
を提供するにある。
に）発明の構成と効果
上記目的を達成するためにこの発明のスイッチ回路の断
線検査装置は、直列接続された各スイッチに並列にコン
デンサを接続するとともに、スイッチの直列接続の一方
端に所定の論理状態信号を加える信号源を設け、かつ他
方端に前記信号源よυ１ｍＩ記コンデンサが並列接続さ
れる前記スイッチの直列接続を経て加えられる信号の論
理状態によｐ＠記スイッチの直列接続の断線か、いずれ
かのスイッチの１開」状態かを識別判定する判定手段を
設けている。
線検査装置は、直列接続された各スイッチに並列にコン
デンサを接続するとともに、スイッチの直列接続の一方
端に所定の論理状態信号を加える信号源を設け、かつ他
方端に前記信号源よυ１ｍＩ記コンデンサが並列接続さ
れる前記スイッチの直列接続を経て加えられる信号の論
理状態によｐ＠記スイッチの直列接続の断線か、いずれ
かのスイッチの１開」状態かを識別判定する判定手段を
設けている。
この発明のスイッチ回路の断線検査装置によれば、各ス
イッチに並列にコンデンサを接続することによｐ、接続
線の断線といずれかのスイッチの「開」状態の場合の波
形の相違による論理識別により、断線検知を行なうもの
であるから、コンデンサを何個直列に接続しても電圧降
下が生じるものでなく、直列接続されるスイッチが多く
ても。
イッチに並列にコンデンサを接続することによｐ、接続
線の断線といずれかのスイッチの「開」状態の場合の波
形の相違による論理識別により、断線検知を行なうもの
であるから、コンデンサを何個直列に接続しても電圧降
下が生じるものでなく、直列接続されるスイッチが多く
ても。
低電圧で断線検査を行なうことができる。
０つ実施例の説明
〈実施例１〉
第３図はこの発明の一実施例を示すスイッチ回路の断線
検査装置の回路接続図である。同図において、ＳＣはス
イッチ回路であυ第２図に示す従来装置のスイッチ回路
のダイオードＤ１．Ｄ２゜Ｄ ３ Ｋ代、ｔてコンデン
サＣ１，Ｃ２，Ｃ３をそれぞれスイッチＳ１．Ｓ２．Ｓ
３に並列接続したものである。スイッチ回路ＳＣは入力
端子Ｐ２を介して制御回路ＣＣに接続されていること、
及び入力端子Ｐ２がプルアップ抵抗Ｒを介して＋Ｖ電源
゛に接続されるとともにインバータＩＮ２に接続されて
いる点は第２図に示すものと変シがない。
検査装置の回路接続図である。同図において、ＳＣはス
イッチ回路であυ第２図に示す従来装置のスイッチ回路
のダイオードＤ１．Ｄ２゜Ｄ ３ Ｋ代、ｔてコンデン
サＣ１，Ｃ２，Ｃ３をそれぞれスイッチＳ１．Ｓ２．Ｓ
３に並列接続したものである。スイッチ回路ＳＣは入力
端子Ｐ２を介して制御回路ＣＣに接続されていること、
及び入力端子Ｐ２がプルアップ抵抗Ｒを介して＋Ｖ電源
゛に接続されるとともにインバータＩＮ２に接続されて
いる点は第２図に示すものと変シがない。
ＪＣはインバ・−タＩＮ２に接続される判定回路。
ＣＣは所定の借り・を出力する制御回路でありこの制御
回路ＣＣより出力される信号はインバータ（ドライバ）
ＩＮｌ、外部端子Ｐ１を経てスイッチ回路ＳＣの一方端
に接１読されている。
回路ＣＣより出力される信号はインバータ（ドライバ）
ＩＮｌ、外部端子Ｐ１を経てスイッチ回路ＳＣの一方端
に接１読されている。
次に第４図に示す信号波形を参照してこの実施例装置に
ついて説明する。第４図においてＡ、、Ｂ。
ついて説明する。第４図においてＡ、、Ｂ。
Ｃはそれぞれ第６図に示す実施例装置の端一７Ｐ１の波
形、入力端子Ｐ２の波形、インバータＩＮ２の出力の波
形を示している。
形、入力端子Ｐ２の波形、インバータＩＮ２の出力の波
形を示している。
先ず、制御回路ＣＣがｒＨＪ信号を出力すると。
この信号がインバータＩＮＫで反転されて端子Ｐ１より
「Ｌ」信号が導出される。この時すべてのスイッチＳ１
．Ｓ２．Ｓ３が閉じていると入力端子Ｐ２すなわちＢ点
の信号はｒＬＪとなｐ、インバータＩＮ２の出力ｌ１１
１ｊにはｒＨＪ信号信号溝出される（第４図も１〜ｔ２
）。この「ＨＪ信号を受けて判定回路ＪＣはパ全スイッ
チ閉″を判定する。
「Ｌ」信号が導出される。この時すべてのスイッチＳ１
．Ｓ２．Ｓ３が閉じていると入力端子Ｐ２すなわちＢ点
の信号はｒＬＪとなｐ、インバータＩＮ２の出力ｌ１１
１ｊにはｒＨＪ信号信号溝出される（第４図も１〜ｔ２
）。この「ＨＪ信号を受けて判定回路ＪＣはパ全スイッ
チ閉″を判定する。
もしスイッチＳ１．Ｓ２．・Ｓ６のいずれかが「開」状
態にあるか、接続線Ｌ１．Ｌ２．Ｌ３゜Ｌ４のいずれか
が断線していると、入力端子Ｐ２には端子Ｐ１よシのｒ
ＬＪ信号が得られず、「Ｈ」信号の゛ままでありインバ
ータＩＮ２出力には「Ｌ」信号が導出される。この「Ｌ
」信号を受けて判定回路ＪＣは°゛いずれかのスイッチ
開″またはパ回路断線″であると判定する。この判定に
応じて制御回路ＣＣはインバータＩＮＩを経てパルス信
号を出力する。この場合もしいずれかのスイッチが開状
態であるなら、その開状態のスイッチに並列接続される
コンデンサの微分作用によ逆入力端子Ｐ２には微分波形
が得られる。（ここでインバータＩＮ２の入力に保護ダ
イオードＤ４が接続されていれば、第４図Ｂの斜線で示
すように微分波形は」二半分がカットされたものとなる
。）入力端子Ｐ２の微分波形はインバータＩＮ２で反転
されて第４図Ｃの如きパルス波形となる。判定回路ＪＣ
はこのパルス信号を受けてパいずれかのスイッチが開”
′を判定する（第４図も６〜ｔ４参照）。
態にあるか、接続線Ｌ１．Ｌ２．Ｌ３゜Ｌ４のいずれか
が断線していると、入力端子Ｐ２には端子Ｐ１よシのｒ
ＬＪ信号が得られず、「Ｈ」信号の゛ままでありインバ
ータＩＮ２出力には「Ｌ」信号が導出される。この「Ｌ
」信号を受けて判定回路ＪＣは°゛いずれかのスイッチ
開″またはパ回路断線″であると判定する。この判定に
応じて制御回路ＣＣはインバータＩＮＩを経てパルス信
号を出力する。この場合もしいずれかのスイッチが開状
態であるなら、その開状態のスイッチに並列接続される
コンデンサの微分作用によ逆入力端子Ｐ２には微分波形
が得られる。（ここでインバータＩＮ２の入力に保護ダ
イオードＤ４が接続されていれば、第４図Ｂの斜線で示
すように微分波形は」二半分がカットされたものとなる
。）入力端子Ｐ２の微分波形はインバータＩＮ２で反転
されて第４図Ｃの如きパルス波形となる。判定回路ＪＣ
はこのパルス信号を受けてパいずれかのスイッチが開”
′を判定する（第４図も６〜ｔ４参照）。
もし、スイッチ回路ＳＣの接続線が断線している場合に
は、スイッチ回路ＳＣにパルス電圧を加（７） えても入力端子Ｐ２はｉ ＨＪ信号のままであり。
は、スイッチ回路ＳＣにパルス電圧を加（７） えても入力端子Ｐ２はｉ ＨＪ信号のままであり。
とのｌ’−ＨＪ信号がインバータＩＮ２で反転されてｒ
ＬＪ信号で導出され判定回路ＪＣに加えられる。
ＬＪ信号で導出され判定回路ＪＣに加えられる。
判定回路ＪＣはとのｒＬＪ信号を受けて゛′回路断線”
″を判定する。（第４図ｔ４以降参照）〈実施例２〉 第′５図は、この発明の他の実施例を示すスイッチ回路
の断線検査装置の回路接続図である。この実施例装置は
、第６図に示す実施例装置の制御回路ＣＣに代えて／＜
、 ／レヌ信号発生器ＰＧを用いていることと判定回路
ＪＣの判定論理構成が異なる点で相違するが、その他は
第６図に示す実施例装置と同様の接続構成を有している
。
″を判定する。（第４図ｔ４以降参照）〈実施例２〉 第′５図は、この発明の他の実施例を示すスイッチ回路
の断線検査装置の回路接続図である。この実施例装置は
、第６図に示す実施例装置の制御回路ＣＣに代えて／＜
、 ／レヌ信号発生器ＰＧを用いていることと判定回路
ＪＣの判定論理構成が異なる点で相違するが、その他は
第６図に示す実施例装置と同様の接続構成を有している
。
第６図はこの実施例の判定回路ＪＣの内部構成を示す回
路図である。同図においてＤＦはクロック信号ＣＰで読
み込み動作を行なうＤフリップフロップであってその入
力端にインバータＩＮ２の出力端が接続されている。ま
たＤフリップフロップＤＦの入力端すなわちインバータ
ＩＮ２の出力端は抵抗ＲＪとダイオードＤＪの並列接続
を介しＣＱ ）
＾＾４（８） てインバータＩＮ４の入力端に接続されておシこのイン
バータＩＮ４の入力端はコンデンサＣＪ−ｉ介してアー
ス接続されている。この抵抗ＲＪ、ダイオードＤＪおよ
びコンデンサＣＪでインバータＩＮ２の出力のピークホ
ールド回路を構成している。さらにＤフリップフロップ
ＤＦの出力端とインバータＩ 、Ｎ ４の出力端はいず
れもノアゲートＧＪの入力端に接続されている。
路図である。同図においてＤＦはクロック信号ＣＰで読
み込み動作を行なうＤフリップフロップであってその入
力端にインバータＩＮ２の出力端が接続されている。ま
たＤフリップフロップＤＦの入力端すなわちインバータ
ＩＮ２の出力端は抵抗ＲＪとダイオードＤＪの並列接続
を介しＣＱ ）
＾＾４（８） てインバータＩＮ４の入力端に接続されておシこのイン
バータＩＮ４の入力端はコンデンサＣＪ−ｉ介してアー
ス接続されている。この抵抗ＲＪ、ダイオードＤＪおよ
びコンデンサＣＪでインバータＩＮ２の出力のピークホ
ールド回路を構成している。さらにＤフリップフロップ
ＤＦの出力端とインバータＩ 、Ｎ ４の出力端はいず
れもノアゲートＧＪの入力端に接続されている。
次に、第７図に示す信号波形を参照してこの実施例装置
の動作を説明する。
の動作を説明する。
パルス信号発生器ＰＧよりパルス信号を発生するとイン
バータＩＮ１を経て端子Ｐ１には第７図Ａに示すパルス
信号が導出され、このパルス信号がスイッチ回路ＳＣに
加えられる。ここでスイッチ回路ＳＣの各スイッチＳ１
，８２．Ｓ３のすべてが閉状態であるとスイッチ回路Ｓ
Ｃに加えられたパルス信号は入力端子Ｐ２（点Ｂ）にそ
の！、ま伝達される（第７図Ｂのも１〜ｔ２参照）。も
しスイッチ８１．Ｓ２．Ｓ３のいずれかが開状態である
とその開状態にあるスイッチに並列接続され（１０） ているコンデンサによりパルス信号が微分され。
バータＩＮ１を経て端子Ｐ１には第７図Ａに示すパルス
信号が導出され、このパルス信号がスイッチ回路ＳＣに
加えられる。ここでスイッチ回路ＳＣの各スイッチＳ１
，８２．Ｓ３のすべてが閉状態であるとスイッチ回路Ｓ
Ｃに加えられたパルス信号は入力端子Ｐ２（点Ｂ）にそ
の！、ま伝達される（第７図Ｂのも１〜ｔ２参照）。も
しスイッチ８１．Ｓ２．Ｓ３のいずれかが開状態である
とその開状態にあるスイッチに並列接続され（１０） ているコンデンサによりパルス信号が微分され。
入力端子Ｐ２には第７図Ｂのも２〜ｔ３に示す信号が得
られる（プルアップ抵抗ＲにダイオードＤ４が並列接続
されている場自にはやはシ斜線の部分がカットされる）
。捷だ、もしスイッチ回路ＳＣの接続線Ｌ１．Ｌ２．Ｌ
３．Ｌ４のいずれかが断線であると、スイッチ回路ＳＣ
に加えられるパルス信号は入力端子Ｐ２に伝達されず、
入力端子Ｐ２はｒＨＪ信号をそのままインバータＩＮ２
に加える（第２図ＢｃＤｔ３以降参照）。
られる（プルアップ抵抗ＲにダイオードＤ４が並列接続
されている場自にはやはシ斜線の部分がカットされる）
。捷だ、もしスイッチ回路ＳＣの接続線Ｌ１．Ｌ２．Ｌ
３．Ｌ４のいずれかが断線であると、スイッチ回路ＳＣ
に加えられるパルス信号は入力端子Ｐ２に伝達されず、
入力端子Ｐ２はｒＨＪ信号をそのままインバータＩＮ２
に加える（第２図ＢｃＤｔ３以降参照）。
入力端子Ｐ２の信号はインバータＩＮ２に加えられ１反
転される。Ｖ３７図Ｂに示す信号の反転波形すなわちイ
ンバータＩＮ２の出力波形を示すと第７図Ｃに示す通９
となる。なお電、２〜も３の期間の微分波形の尖鋭部分
がカットされているのはインバータＩＮ２の飽和特性の
ためである。
転される。Ｖ３７図Ｂに示す信号の反転波形すなわちイ
ンバータＩＮ２の出力波形を示すと第７図Ｃに示す通９
となる。なお電、２〜も３の期間の微分波形の尖鋭部分
がカットされているのはインバータＩＮ２の飽和特性の
ためである。
インバータ゛ｒＮ２の出力端すなわち０点の信号は、抵
抗ＲＪ、ダイオードＤＪ、コンデンザＣＪからなるピー
クホールド回１烙でピークホールドされてインバータＩ
Ｎ４の入力端、すなわちＤ点に加えられる。Ｄ点におけ
る信号波形は第７図りに示す通りである。この信号はイ
ンバータＩ Ｎ ４で反転されて第７図Ｆに示す通シと
なる。
抗ＲＪ、ダイオードＤＪ、コンデンザＣＪからなるピー
クホールド回１烙でピークホールドされてインバータＩ
Ｎ４の入力端、すなわちＤ点に加えられる。Ｄ点におけ
る信号波形は第７図りに示す通りである。この信号はイ
ンバータＩ Ｎ ４で反転されて第７図Ｆに示す通シと
なる。
一方インバータＩＮ２の出力信号はクロック信号Ｃｐ
の印加毎にＤフリップフロップＤＦに読み込まれる。そ
のだめ第７図Ｃの信号を入力に受けたＤ形フリップフロ
ップＤＦの出力端（Ｅ点）には、第７図Ｅに示す信号が
得られる。このＥ点の信号は、スイッチ回路ＳＣの全ス
イッチが閉状態であるも１〜も２期間のみｒＨＪとなる
ものであり２判定回路ＪＣは信号ＥのｒＨＪであること
を検出することにより゛′全スイッチ閉″を判定するこ
とができる。
の印加毎にＤフリップフロップＤＦに読み込まれる。そ
のだめ第７図Ｃの信号を入力に受けたＤ形フリップフロ
ップＤＦの出力端（Ｅ点）には、第７図Ｅに示す信号が
得られる。このＥ点の信号は、スイッチ回路ＳＣの全ス
イッチが閉状態であるも１〜も２期間のみｒＨＪとなる
ものであり２判定回路ＪＣは信号ＥのｒＨＪであること
を検出することにより゛′全スイッチ閉″を判定するこ
とができる。
まだＤフリッフリロップＤＦの出力信号（第７図Ｅの信
号）とインバータＩＮ４の出力＠号（第７図Ｆのは号）
がノアゲートＧＪに加えられ、これらの両人力信号が「
Ｌ」の場合、すなわちスイッチ８１，８２．ｓ３のいず
れかが開となるも２〜も３の期間のみノアゲー）ＧＪは
出力端にＩＩ（Ｊ信号を導出する（第７図Ｈ参照）。そ
れゆえ判定回路ＪＣはＥ点の信号がｒＨＪであることに
より。
号）とインバータＩＮ４の出力＠号（第７図Ｆのは号）
がノアゲートＧＪに加えられ、これらの両人力信号が「
Ｌ」の場合、すなわちスイッチ８１，８２．ｓ３のいず
れかが開となるも２〜も３の期間のみノアゲー）ＧＪは
出力端にＩＩ（Ｊ信号を導出する（第７図Ｈ参照）。そ
れゆえ判定回路ＪＣはＥ点の信号がｒＨＪであることに
より。
°゛いずれかのスイッチが開状態”′であることを判定
することができる。
することができる。
まだインバータＩＮ４の出力、すなわちＦ点の信号は、
スイッチ回路の接続線Ｌ１．Ｌ２．Ｌ３゜Ｌ４の断して
いるｔ３以降にのみ「Ｈ」となるものであり１判定回路
ＪＣはＦ点の信号が「ＨＪであることにより°°回路断
線゛″を判定することができる。
スイッチ回路の接続線Ｌ１．Ｌ２．Ｌ３゜Ｌ４の断して
いるｔ３以降にのみ「Ｈ」となるものであり１判定回路
ＪＣはＦ点の信号が「ＨＪであることにより°°回路断
線゛″を判定することができる。
ナオこの実施例において、ＤフリップフロップＤＦの読
み込みクロックとして、クロックパルスＣＰの代りにパ
ルス信号発生器ＰＧよりのパルス信号の立下り信号を用
いてもよい。
み込みクロックとして、クロックパルスＣＰの代りにパ
ルス信号発生器ＰＧよりのパルス信号の立下り信号を用
いてもよい。
また上記実施例１．実施例２では複数のスイッチが直列
接続されるスイッチ回路を１個のみ示しているが、この
発明は檜数個のスイッチ回路が並設される場合にも適用
できる。
接続されるスイッチ回路を１個のみ示しているが、この
発明は檜数個のスイッチ回路が並設される場合にも適用
できる。
第１図は従来のスイッチ回路の回路接続図、第２図は従
来のスイッチ回路の断線検査装置の回路接続図、第６図
はこの発明の一実施例を示すスイッチ回路の断ｆＪＡ検
査装置の回路接続図、第４図は第６図実施例装置の動作
を説明するだめの信号波形図、第５図はこの発明の他の
実施例を示すスイッチ回路の断線検査装置の回路接続図
、第６図は第５図に示す実施例茗還の判定回路の内部構
成を示す回路接続図、第７図は第５図実施例装置の動作
を説明するだめの信号波形図である。 ＳＣ：スイッチ回路、 ｓｉ・Ｓ２・Ｓ６：スイッチ
、 Ｌｌ・Ｌ２・Ｌ３・Ｌ４：接続線。 Ｃ１・Ｃ２・０３：コンデンサ、 Ｐｌ：外部端子、
Ｐ２：入力端子、 ＥＣ：電子回路。 ＣＣ：制御回路、 ＪＣ：判定回路。 ｌＮ１−ｌＮ２・ｌＮ４：インバータ。 ＤＦ：Ｄフリップフロップ。 特許出願人 立石電機株式会社代理人 弁理
士 中 村 茂 信 （１４） 男４図 第７図
来のスイッチ回路の断線検査装置の回路接続図、第６図
はこの発明の一実施例を示すスイッチ回路の断ｆＪＡ検
査装置の回路接続図、第４図は第６図実施例装置の動作
を説明するだめの信号波形図、第５図はこの発明の他の
実施例を示すスイッチ回路の断線検査装置の回路接続図
、第６図は第５図に示す実施例茗還の判定回路の内部構
成を示す回路接続図、第７図は第５図実施例装置の動作
を説明するだめの信号波形図である。 ＳＣ：スイッチ回路、 ｓｉ・Ｓ２・Ｓ６：スイッチ
、 Ｌｌ・Ｌ２・Ｌ３・Ｌ４：接続線。 Ｃ１・Ｃ２・０３：コンデンサ、 Ｐｌ：外部端子、
Ｐ２：入力端子、 ＥＣ：電子回路。 ＣＣ：制御回路、 ＪＣ：判定回路。 ｌＮ１−ｌＮ２・ｌＮ４：インバータ。 ＤＦ：Ｄフリップフロップ。 特許出願人 立石電機株式会社代理人 弁理
士 中 村 茂 信 （１４） 男４図 第７図
Claims (1)
- （１）複数のスイッチが直列接続されるスイッチ回路に
おいて。 前記各スイッチに並列にコンデンサを接続するとともに
、前記スイッチの直列接続の一端に所定の論理状態信号
を加える信号源を設け、かつ他方端に、前記信号源より
前記コンデンサが並列接続される前記スイッチの直列接
続を経て加えられる信号の論理状態によシ、前記スイッ
チの直列接続の断線、導通およびいずれかのスイッチの
「開」状態を識別判定する判定手段を設けてなることを
特徴とするスイッチ回路の断線検知装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57112129A JPS593270A (ja) | 1982-06-28 | 1982-06-28 | スイツチ回路の断線検査装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57112129A JPS593270A (ja) | 1982-06-28 | 1982-06-28 | スイツチ回路の断線検査装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS593270A true JPS593270A (ja) | 1984-01-09 |
Family
ID=14578918
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57112129A Pending JPS593270A (ja) | 1982-06-28 | 1982-06-28 | スイツチ回路の断線検査装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS593270A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109596977A (zh) * | 2017-10-03 | 2019-04-09 | 泰连公司 | 开关故障检测系统 |
| JP2019152590A (ja) * | 2018-03-06 | 2019-09-12 | ヒースト株式会社 | スイッチの断線検出装置 |
-
1982
- 1982-06-28 JP JP57112129A patent/JPS593270A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109596977A (zh) * | 2017-10-03 | 2019-04-09 | 泰连公司 | 开关故障检测系统 |
| EP3467526A1 (en) * | 2017-10-03 | 2019-04-10 | TE Connectivity Corporation | Switch failure detection system |
| JP2019066476A (ja) * | 2017-10-03 | 2019-04-25 | ティーイー・コネクティビティ・コーポレイションＴＥ Ｃｏｎｎｅｃｔｉｖｉｔｙ Ｃｏｒｐｏｒａｔｉｏｎ | スイッチ故障検出システム |
| US10627447B2 (en) | 2017-10-03 | 2020-04-21 | Te Connectiviy Corporation | Switch failure detection system |
| JP2019152590A (ja) * | 2018-03-06 | 2019-09-12 | ヒースト株式会社 | スイッチの断線検出装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05504197A (ja) | 電気負荷が正常に機能するかどうかを監視する方法及び装置 | |
| US5134314A (en) | Automatic pin circuitry shutoff for an integrated circuit | |
| JPH0220998A (ja) | 情報受け取り部の接続インターフェース | |
| JPH06105285B2 (ja) | 半導体集積回路装置 | |
| US6466885B2 (en) | Line tester | |
| US4121054A (en) | Regenerative line access module | |
| JPS6170475A (ja) | 集積回路用入出力共用回路 | |
| US4365164A (en) | Vital contact isolation circuit | |
| JPS593270A (ja) | スイツチ回路の断線検査装置 | |
| JPH02502058A (ja) | 高速度ハイブリッド・ディジタルドライバ | |
| US3659214A (en) | Pulse regenerating circuit | |
| CN1142628C (zh) | 一种整形电路 | |
| CN2288551Y (zh) | 一种定时信号发生器 | |
| JPS60117843A (ja) | デ−タ伝送システムの信号出力方式 | |
| JP3025551B2 (ja) | 直流特性試験回路 | |
| SU1250986A1 (ru) | Устройство дл контрол отклонений сопротивлений от заданных зон допуска | |
| JPH03143036A (ja) | 伝送システムのバスオープン・ショート検出方法 | |
| JPS608668B2 (ja) | デ−タ伝送回路 | |
| JP2000066990A (ja) | 接続認識イベント回路 | |
| SU1043572A1 (ru) | Устройство дл контрол монтажа | |
| SU1404984A1 (ru) | Устройство дл контрол электрического монтажа | |
| JPS6126628B2 (ja) | ||
| KR900006414Y1 (ko) | 백보드 어셈블리 검사장치의 크로스 포인트 제어회로 | |
| JPS59191943A (ja) | ケ−ブル未接続検出方式 | |
| TW201028699A (en) | Detecting system for connector |