JPS5933930A - Ａ／ｄ変換のための基準電圧発生回路 - Google Patents
Ａ／ｄ変換のための基準電圧発生回路Info
- Publication number
- JPS5933930A JPS5933930A JP14263082A JP14263082A JPS5933930A JP S5933930 A JPS5933930 A JP S5933930A JP 14263082 A JP14263082 A JP 14263082A JP 14263082 A JP14263082 A JP 14263082A JP S5933930 A JPS5933930 A JP S5933930A
- Authority
- JP
- Japan
- Prior art keywords
- potential
- video signal
- circuit
- conversion
- reference voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/18—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging
- H03M1/186—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging in feedforward mode, i.e. by determining the range to be selected directly from the input signal
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、アナログ・ディジタル変換（以下、Ａ／Ｄ変
換と略記する）のための基準電圧発生回路に関するもの
である。
換と略記する）のための基準電圧発生回路に関するもの
である。
映像信号を、陰極線管（ＣＲＴ）ディスプレイによって
ではなく、液晶表示デバイス、ＬＥＤ表示デバイス等の
マトリクス表示装置によって表示しようとすると一般に
ディジタル信号によシ輝度制御を行なうことが多く、そ
の場合、信号形式をアナログ信号からディジタル信号に
変換してやるこ′とが必要になる。
ではなく、液晶表示デバイス、ＬＥＤ表示デバイス等の
マトリクス表示装置によって表示しようとすると一般に
ディジタル信号によシ輝度制御を行なうことが多く、そ
の場合、信号形式をアナログ信号からディジタル信号に
変換してやるこ′とが必要になる。
本発明は、このような事情から必要になる映像信号のＡ
／Ｄ変換器における基準電圧の発生回路に関するもので
ある。
／Ｄ変換器における基準電圧の発生回路に関するもので
ある。
第１図は映像信号の従来のＡ／Ｄ変換器を示す回路図で
ある。同図において、１はＡ／Ｄ変換器、２は電圧比較
器、３＃ｉ符号化回路、４と５は入力端子、である。
ある。同図において、１はＡ／Ｄ変換器、２は電圧比較
器、３＃ｉ符号化回路、４と５は入力端子、である。
第１図において、（ｋ−Ｎ個の電圧比較器２の一方の入
力端子には映像信号Ｖｇを共通に印加し１、他方の入力
端子には電圧比較器毎に異なった基準電圧をそれぞれ印
加する。各電圧比較器２け、一方の入力端子に印加され
た映像信号が他方の入力端子に印加された基準電圧を越
えると、その出力が変化し、この変化した出力は符号化
回路３で２進符号化され、その結果、入力アナログ映像
信号のディジタル出方値Ｄｏ、Ｄｌ９曲・・Ｄｉを得る
。各電圧比較器２に印加される各基準電圧は、第１図に
おいて入力端子４と入力端子５０間に印加される電圧を
抵抗Ｒ１を几２．・・聞Ｒｋ−２で分割することによシ
得る。
力端子には映像信号Ｖｇを共通に印加し１、他方の入力
端子には電圧比較器毎に異なった基準電圧をそれぞれ印
加する。各電圧比較器２け、一方の入力端子に印加され
た映像信号が他方の入力端子に印加された基準電圧を越
えると、その出力が変化し、この変化した出力は符号化
回路３で２進符号化され、その結果、入力アナログ映像
信号のディジタル出方値Ｄｏ、Ｄｌ９曲・・Ｄｉを得る
。各電圧比較器２に印加される各基準電圧は、第１図に
おいて入力端子４と入力端子５０間に印加される電圧を
抵抗Ｒ１を几２．・・聞Ｒｋ−２で分割することによシ
得る。
第２図は、第１図のＡ、／Ｄ変換器における映像信号レ
ベルとＡ／Ｄ変換用基準電圧とのレベル関係を示す説明
図である。同図（映像信号を負極性形式で示した）にお
いて、Ｓけ水平同期信号を、Ｂは黒レベルを、Ｗは白レ
ベルをそれぞれ示している。
ベルとＡ／Ｄ変換用基準電圧とのレベル関係を示す説明
図である。同図（映像信号を負極性形式で示した）にお
いて、Ｓけ水平同期信号を、Ｂは黒レベルを、Ｗは白レ
ベルをそれぞれ示している。
第１図および第２図を参照する。映像信号を直線的にに
＠に量子化する場合、映像信号の最も黒い情報つまシ黒
レベルＢを量子化するための１階調分、および最も白い
情報つまシ白レベルＷを量子化するための１階調分とし
て映像信号振幅の−に のレベルを分割する抵抗ＲＨ、Ｒ，Ｌを、入力Ｍｊ：子
４と電源電圧ＶＤＤＯ間にはＩ’（Ｈを、入力端子５と
アース電位との間にはＲＬを、の如く挿入し、映像信号
の振幅に対して入力端子４と入力端子５の間の電位を分
割し基準電圧として設定する必要がある。
＠に量子化する場合、映像信号の最も黒い情報つまシ黒
レベルＢを量子化するための１階調分、および最も白い
情報つまシ白レベルＷを量子化するための１階調分とし
て映像信号振幅の−に のレベルを分割する抵抗ＲＨ、Ｒ，Ｌを、入力Ｍｊ：子
４と電源電圧ＶＤＤＯ間にはＩ’（Ｈを、入力端子５と
アース電位との間にはＲＬを、の如く挿入し、映像信号
の振幅に対して入力端子４と入力端子５の間の電位を分
割し基準電圧として設定する必要がある。
ここで入力端子４の電位をｖＨ５入力端子５の電位をｖ
Ｌと呼ぶことにする。以上述べた従来のＡ／Ｄ変換器に
おいては、基準電位ｖＨ、ｖＬを電源電圧ＶＤＤとアー
ス電位の間に直列に接続して挿入した抵抗１？、Ｈ，Ｉ
も１．几２．・曲・工ｔｋ−２，ＲＬにょシ分割して得
ているため、電源電圧ＶＤＤの変化に対して基準電位Ｖ
Ｈ，ｖＬは比例して変化することになる。従って映像信
号の振幅および電位の電源電圧依存性が直線的な正比例
関係にないと当初設定した１μ線的なＡ／Ｄ変換が行な
われないことになる。
Ｌと呼ぶことにする。以上述べた従来のＡ／Ｄ変換器に
おいては、基準電位ｖＨ、ｖＬを電源電圧ＶＤＤとアー
ス電位の間に直列に接続して挿入した抵抗１？、Ｈ，Ｉ
も１．几２．・曲・工ｔｋ−２，ＲＬにょシ分割して得
ているため、電源電圧ＶＤＤの変化に対して基準電位Ｖ
Ｈ，ｖＬは比例して変化することになる。従って映像信
号の振幅および電位の電源電圧依存性が直線的な正比例
関係にないと当初設定した１μ線的なＡ／Ｄ変換が行な
われないことになる。
以下、このことを第３図を参照して具体的に説明するー
第３図（イ）は、電源電圧ＶＤＤが正常な場合の映像信
号レベルとＡ／Ｄ変換用基準電圧とのレベル関係説明図
であり、映像信号の黒レベルＢと白レベルＷの間が、ｖ
ＨとＶＬＯ間にある各基準電圧と比較され、正しくＡ／
Ｊ）変換されることを示している。
号レベルとＡ／Ｄ変換用基準電圧とのレベル関係説明図
であり、映像信号の黒レベルＢと白レベルＷの間が、ｖ
ＨとＶＬＯ間にある各基準電圧と比較され、正しくＡ／
Ｊ）変換されることを示している。
これに対し、第３図（ロ）は、例えば電源電圧が低下し
たのに対して、それと比例して映像信号レベルが低下せ
ず、そのため電源筒、圧と映像信号レベルとの相対関係
がずれた場合のレベル関係説明図である。すなわち、映
像信号レベルは、ｖＨおよびＶＬとそれらの間にある各
基準電圧に対して相対的に電圧の高い方へずれてしまっ
ている。このため、本来ならば、黒レベルＢが基準電圧
ｖＨと比較され、（の結果、正しく黒しペ化としてディ
ジタル化されるべき所を、第３図（ロ）では、黒レベル
Ｂと白レベルＷの中間にある灰色レベルＧが基準電圧Ｖ
Ｈと比較され、灰色レベルであるにもかかわらず、黒レ
ベルとしてディジタル化されることになる。この結果、
画像表示されたとき、本来なら灰色であるものが黒く表
示される結果、全体的に暗い画面になる。
たのに対して、それと比例して映像信号レベルが低下せ
ず、そのため電源筒、圧と映像信号レベルとの相対関係
がずれた場合のレベル関係説明図である。すなわち、映
像信号レベルは、ｖＨおよびＶＬとそれらの間にある各
基準電圧に対して相対的に電圧の高い方へずれてしまっ
ている。このため、本来ならば、黒レベルＢが基準電圧
ｖＨと比較され、（の結果、正しく黒しペ化としてディ
ジタル化されるべき所を、第３図（ロ）では、黒レベル
Ｂと白レベルＷの中間にある灰色レベルＧが基準電圧Ｖ
Ｈと比較され、灰色レベルであるにもかかわらず、黒レ
ベルとしてディジタル化されることになる。この結果、
画像表示されたとき、本来なら灰色であるものが黒く表
示される結果、全体的に暗い画面になる。
映像信号レベルが基準電圧に対して相対的に下方にずれ
たときは、上記と反対のことが云え、画面は本来のもの
よシ全体的に明るくなる。
たときは、上記と反対のことが云え、画面は本来のもの
よシ全体的に明るくなる。
また、映像信号の振幅がばらついた場合および弱電界時
において受像機のＡ Ｇ Ｃ（自動利得制御）回路が動
作しない場合には、映像信号の振幅が小さくなるため、
当初設定した通シのＡ／Ｄ変換が行なわれず、映像信号
が電源電圧ＶＤＤ側に片寄るかアース電位側に片寄るか
で、前述の如＜ 、Ａ／Ｄ変換した結果が暗い方に片寄
った変換内容となったシ、或いは明るい方に片寄った変
換内容となったシする。
において受像機のＡ Ｇ Ｃ（自動利得制御）回路が動
作しない場合には、映像信号の振幅が小さくなるため、
当初設定した通シのＡ／Ｄ変換が行なわれず、映像信号
が電源電圧ＶＤＤ側に片寄るかアース電位側に片寄るか
で、前述の如＜ 、Ａ／Ｄ変換した結果が暗い方に片寄
った変換内容となったシ、或いは明るい方に片寄った変
換内容となったシする。
このように、従来のＡ／Ｄ変換器は、電源電圧の変化、
映像信号の振幅および電位の変化があると直線的なＡ／
Ｄ変換を行なうことは困難になるという欠点を有してい
た。
映像信号の振幅および電位の変化があると直線的なＡ／
Ｄ変換を行なうことは困難になるという欠点を有してい
た。
本発明の目的は、上記した従来技術の欠点をな（し、電
源電圧の変化、映像信号の振幅および電位に変化が生じ
た場合においても、映像信号の直線的なＡ／Ｄ変換を可
能ならしめるだめ、前述の変化を吸収し常に映像信号と
Ａ／Ｄ変換用基準電圧の対応関係が一定となるように工
夫したＡ／Ｄ変換用基準電圧発生回路を提供するごとに
ある。
源電圧の変化、映像信号の振幅および電位に変化が生じ
た場合においても、映像信号の直線的なＡ／Ｄ変換を可
能ならしめるだめ、前述の変化を吸収し常に映像信号と
Ａ／Ｄ変換用基準電圧の対応関係が一定となるように工
夫したＡ／Ｄ変換用基準電圧発生回路を提供するごとに
ある。
上記目的を達成するため、本発明においては、Ａ／Ｄ変
換されるべき入力アナログ信号からその最高電位および
最低電位を検出して取シ出し、両電位間の電位差を抵抗
分割して得られる電圧をＡ７Ｄ変換用基準電圧として用
いるようにした。
換されるべき入力アナログ信号からその最高電位および
最低電位を検出して取シ出し、両電位間の電位差を抵抗
分割して得られる電圧をＡ７Ｄ変換用基準電圧として用
いるようにした。
次に図を参照して本発明の詳細な説明する。
第４図は本発明の一実施例を示す回路図である。
同図において、映像信号ｖｇは、ダイオード９、抵抗１
０、コンデンサ１１から構成されるノ・イレベルピーク
検出回路７及びダ、イオード１３、抵抗１４、コンデン
サ１５から構成されるローレベルピーク検出回路８に接
続される。ハイレベルピーク検出回路７の出力はトラン
ジスタ１２で構成される緩衝増幅器に入力し、同様にロ
ーレベルビーク検出回路８の出力はトランジスタ１６て
構成される緩衝増幅器に入力する。トランジスタ１２の
エミッタとトランジスタ１６のエミッタの間には映像信
号をに個に量子化するだめの分割抵抗几０： ＋ Ｒ１
。
０、コンデンサ１１から構成されるノ・イレベルピーク
検出回路７及びダ、イオード１３、抵抗１４、コンデン
サ１５から構成されるローレベルピーク検出回路８に接
続される。ハイレベルピーク検出回路７の出力はトラン
ジスタ１２で構成される緩衝増幅器に入力し、同様にロ
ーレベルビーク検出回路８の出力はトランジスタ１６て
構成される緩衝増幅器に入力する。トランジスタ１２の
エミッタとトランジスタ１６のエミッタの間には映像信
号をに個に量子化するだめの分割抵抗几０： ＋ Ｒ１
。
Ｒ２，・・・・・・Ｒｋ−２＋”０２を接続する。その
ほか、６はＡ／Ｄ変換用基学宵１圧発生回路、１はＡ／
Ｄ変換器、２は電圧比較器、３は符号化回路、４，５は
入力端子、である。
ほか、６はＡ／Ｄ変換用基学宵１圧発生回路、１はＡ／
Ｄ変換器、２は電圧比較器、３は符号化回路、４，５は
入力端子、である。
以上述べた構成において、例えば第２図に示したような
負極性の映像信号Ｖ８を想定し、これが入力したとする
。映像信号抱の立ち上がυにより、ダイオード９が導通
し、コンデンサ１１に充電々流が流れ、コンデンサ１１
の充電々圧は、映像信号の水平同期信号Ｓの先端電位（
以下、これを同期先端電位と云う）とはｙ同じになる。
負極性の映像信号Ｖ８を想定し、これが入力したとする
。映像信号抱の立ち上がυにより、ダイオード９が導通
し、コンデンサ１１に充電々流が流れ、コンデンサ１１
の充電々圧は、映像信号の水平同期信号Ｓの先端電位（
以下、これを同期先端電位と云う）とはｙ同じになる。
勿論、コンデンサ１１の容量、抵抗１０の抵抗値、等の
時定数は適当に選定する必要がある。
時定数は適当に選定する必要がある。
すると、トランジスタ１２のエミッタには、はｇ映像信
号の同期先端電位（詳しくは、コンデンサ１１の充電々
圧に、トランジスタ１２のベースエミッタ間電圧を加算
した電圧）が現われる。
号の同期先端電位（詳しくは、コンデンサ１１の充電々
圧に、トランジスタ１２のベースエミッタ間電圧を加算
した電圧）が現われる。
また映像信号Ｖ８の立ち下が９時に、ダイオード１３が
導通し、コンデンサ１５に充電々流が流入し、コンデン
サ１５の充電々圧は、映像信号の白レベルＷの電位とは
ｇ同じになる。勿論、コンデンサ１５の容量、抵抗１４
の抵抗値、等の時定数は適当に選定する必要がある。
導通し、コンデンサ１５に充電々流が流入し、コンデン
サ１５の充電々圧は、映像信号の白レベルＷの電位とは
ｇ同じになる。勿論、コンデンサ１５の容量、抵抗１４
の抵抗値、等の時定数は適当に選定する必要がある。
すると、トランジスタ１６のエミツタニハ、はぼ映像信
号の白レベルＷの電位（詳しくは、コンデンサ１５の充
電々圧にトランジスタ１６のベース・エミッタ間電圧を
加算した電圧）が現われる。
号の白レベルＷの電位（詳しくは、コンデンサ１５の充
電々圧にトランジスタ１６のベース・エミッタ間電圧を
加算した電圧）が現われる。
これら両電位間を分割抵抗”０１ ＋ ”１ ＋ ’２
！ ””” ”ｋ −２＋■モｏ２で分割してＡ／Ｄ
変換用基準電位として用いる。
！ ””” ”ｋ −２＋■モｏ２で分割してＡ／Ｄ
変換用基準電位として用いる。
このようにするど、電源電圧ＶＤＤの変化、映像信号の
振幅、電位の変化に対してもその影響を受けず、常に映
像信号とＡ／Ｄ変換用基準電圧との対応関係が当初設定
した第２図に示す通りの関係を維持することができる。
振幅、電位の変化に対してもその影響を受けず、常に映
像信号とＡ／Ｄ変換用基準電圧との対応関係が当初設定
した第２図に示す通りの関係を維持することができる。
また本実施例では映像信号は負極性として説明を行なっ
たが、正極性であっても本発明を適用できることは明ら
かである。
たが、正極性であっても本発明を適用できることは明ら
かである。
第５図は本発明の他の実施例を示す回路図である。
同図において、映像信号■ｇは、結合コンデンサ８を介
することにより直流分を除去された後、ダイオード１９
、抵抗２１、トランジスタ２０から構成される同期先端
電位クランプ回路１６およびダイオード２２、抵抗２３
、コンデンサ２４、から構成されるローレベルビーク検
出回路１７に：接続される。
することにより直流分を除去された後、ダイオード１９
、抵抗２１、トランジスタ２０から構成される同期先端
電位クランプ回路１６およびダイオード２２、抵抗２３
、コンデンサ２４、から構成されるローレベルビーク検
出回路１７に：接続される。
クランプ回路１６において、トランジスタ２０のベース
電圧ＶＢハ、電源電位ＶＤＤとアースの間の電位差を抵
抗分割して得られる一定電圧（クランプ電圧）である。
電圧ＶＢハ、電源電位ＶＤＤとアースの間の電位差を抵
抗分割して得られる一定電圧（クランプ電圧）である。
そしてダイオード１９のアノード側電圧ｖＡは、このク
ランプ電圧ＶＢにクランプされており、これを超えると
、ダイオード１９が導通し、抵抗２１を介してアースに
電流が流れることになる。従ってダイオード１９のアノ
ード側電圧ＶＡ （つまシ映像信号の同期先端電位）は
トランジスタ２００ペース電圧ＶＢにクランプされてい
る。
ランプ電圧ＶＢにクランプされており、これを超えると
、ダイオード１９が導通し、抵抗２１を介してアースに
電流が流れることになる。従ってダイオード１９のアノ
ード側電圧ＶＡ （つまシ映像信号の同期先端電位）は
トランジスタ２００ペース電圧ＶＢにクランプされてい
る。
他方、映像信号ｖ８の白レベルＷの電位は、第４図の実
施例の場合と同様にして、ローレベル検出回路１７によ
り検出され、トランジスタ２５のエミッタに現われる。
施例の場合と同様にして、ローレベル検出回路１７によ
り検出され、トランジスタ２５のエミッタに現われる。
クランプ回路１６において、同期先端電位を決定してク
ランプするトランジスタ２０のベース電位ｖＢと、映像
信号の白レベルの電位を表わすトランジスタ２５のエミ
ッタ電位との間に、映像信号をに個に量子化するだめの
分割抵抗比Ｏｆ ＋ ”１ ＋ ”・２・・・・・・〜
−２，”０２を接続する。これらの抵抗により分割して
得られる電圧をＡ／Ｄｉ換用墓準電圧とし−Ｃ用いる。
ランプするトランジスタ２０のベース電位ｖＢと、映像
信号の白レベルの電位を表わすトランジスタ２５のエミ
ッタ電位との間に、映像信号をに個に量子化するだめの
分割抵抗比Ｏｆ ＋ ”１ ＋ ”・２・・・・・・〜
−２，”０２を接続する。これらの抵抗により分割して
得られる電圧をＡ／Ｄｉ換用墓準電圧とし−Ｃ用いる。
このようにすれば、電源電圧ＶＤＤの変化、映像信号の
振幅、電位の変化にかかわシなく、常に映像信号とＡｌ
１）変換用基準電位との対応関係が、尚初設定した通シ
の関係を維持することができる。
振幅、電位の変化にかかわシなく、常に映像信号とＡｌ
１）変換用基準電位との対応関係が、尚初設定した通シ
の関係を維持することができる。
本実施例は、映像信号が負極性の場合に同期先端電位を
クランプする方法について説明したが、映像信号から水
平同期信号を抜き取シペデスタル電、位をクランプする
方法を用いても良い。また、映像信号が正極性の場合に
ついても同様に同期先端電位あるいはペデスタル電位を
クランプして、映像信号の白レベルのピーク電位を検出
する構成とすることによシ同じ効果が得られることは明
らかである。
クランプする方法について説明したが、映像信号から水
平同期信号を抜き取シペデスタル電、位をクランプする
方法を用いても良い。また、映像信号が正極性の場合に
ついても同様に同期先端電位あるいはペデスタル電位を
クランプして、映像信号の白レベルのピーク電位を検出
する構成とすることによシ同じ効果が得られることは明
らかである。
本発明により、電源電圧の変化、映像信号の振幅、電位
の変化が生じた場合においても、映像信号をに個に量子
化するためのＡ／Ｄ変換用の基準電圧が常に映像信号の
同期先端電位と白レベル電位に追従して変化するため、
従来上記した各変化が生じた場合にＡ／Ｄ変換用の基準
電圧′の変化と映像信号の振幅、電位の変化が対応しな
かったためにＡ／Ｄ変換時に映像信号の内容が実際より
は白っぽく、或いは黒っぽくずれた変換内容になってい
たのが改善でき、Ａ／Ｄ変換後の映像信号を可視表示し
た場合、視覚的に白と黒のコントラストのより自然な再
生が可能となる。
の変化が生じた場合においても、映像信号をに個に量子
化するためのＡ／Ｄ変換用の基準電圧が常に映像信号の
同期先端電位と白レベル電位に追従して変化するため、
従来上記した各変化が生じた場合にＡ／Ｄ変換用の基準
電圧′の変化と映像信号の振幅、電位の変化が対応しな
かったためにＡ／Ｄ変換時に映像信号の内容が実際より
は白っぽく、或いは黒っぽくずれた変換内容になってい
たのが改善でき、Ａ／Ｄ変換後の映像信号を可視表示し
た場合、視覚的に白と黒のコントラストのより自然な再
生が可能となる。
第１図は映像信号の従来のＡ／Ｄ変換器を示す回路図、
第２図は第１図のＡ／Ｄ変換器における映像信号レベル
とＡ／Ｄ変換用基準電圧とのレベル関係を示す説明図、
第３図（イ）は電源圧正常時における第２図と同様な説
明図、第３図（ロ）は電源電圧異常時における同様な説
明図、第４図は本発明の一実施例を示す回路図、第５図
は本発明の他の実施例を示す回路図、である。 符号説明 １・・・・・・Ａ／Ｄ変換器、２・・・・・・電圧比較
器、３・・曲符号化回路、４・・曲入カ端子、５・・曲
入カ端子、６・・・・・・Ａ／Ｄ変換用基準電圧発生回
路、７・曲・ハイレベルピーク検出回路、８・・曲ロー
レベルピーク検出回路、１６・曲・クランプ回路、１７
・曲・ローレベルピーク検出回路 代理人 弁理士 並 木 昭 夫
第２図は第１図のＡ／Ｄ変換器における映像信号レベル
とＡ／Ｄ変換用基準電圧とのレベル関係を示す説明図、
第３図（イ）は電源圧正常時における第２図と同様な説
明図、第３図（ロ）は電源電圧異常時における同様な説
明図、第４図は本発明の一実施例を示す回路図、第５図
は本発明の他の実施例を示す回路図、である。 符号説明 １・・・・・・Ａ／Ｄ変換器、２・・・・・・電圧比較
器、３・・曲符号化回路、４・・曲入カ端子、５・・曲
入カ端子、６・・・・・・Ａ／Ｄ変換用基準電圧発生回
路、７・曲・ハイレベルピーク検出回路、８・・曲ロー
レベルピーク検出回路、１６・曲・クランプ回路、１７
・曲・ローレベルピーク検出回路 代理人 弁理士 並 木 昭 夫
Claims (1)
- 【特許請求の範囲】 １）Ａ／Ｄ変換されるべき入力アナログ信号からその最
高電位を検出して保持する第１の回路と、同じく最低電
位を検出して保持する第２の回路と、前記第１の回路か
ら取シ出された最高電位と第２の回路から取り出された
最低電位との間の電位差を抵抗分割する第３の回路どか
ら成υ、該第３の回路において抵抗分割によシ、得られ
た電圧を基準電圧として出力するようにしたことを特徴
とするＡ／Ｄ変換のための基準電圧発生回路。 ２）Ａ／Ｄ変換されるべき入力アナログ信号の最高電位
と最低電位のうち、何れか一方をクランプして固定電位
とする第１の回路と、残シの他方の電位を前記入力アナ
ログ信号から検出して保持する第２の回路と、前記第１
の回路から取シ出された固定電位と前記第２の回路から
取シ出された電位との間の電位差を抵抗分割する第３の
回路とから成り、該第３の回路において抵抗分割によシ
得られた電圧を基準電圧として出力するようにしたこと
を特徴とするＡ／Ｄ変換のための基準電圧発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14263082A JPS5933930A (ja) | 1982-08-19 | 1982-08-19 | Ａ／ｄ変換のための基準電圧発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14263082A JPS5933930A (ja) | 1982-08-19 | 1982-08-19 | Ａ／ｄ変換のための基準電圧発生回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5933930A true JPS5933930A (ja) | 1984-02-24 |
Family
ID=15319804
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14263082A Pending JPS5933930A (ja) | 1982-08-19 | 1982-08-19 | Ａ／ｄ変換のための基準電圧発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5933930A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61205024A (ja) * | 1985-03-08 | 1986-09-11 | Casio Comput Co Ltd | Ａ／ｄ変換装置 |
| JPS61210721A (ja) * | 1985-03-15 | 1986-09-18 | Canon Inc | アナログ・デイジタル変換回路 |
| JPH0774542A (ja) * | 1993-09-03 | 1995-03-17 | Nec Corp | 周波数逓倍回路 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4952933A (ja) * | 1972-09-25 | 1974-05-23 | ||
| JPS5461453A (en) * | 1977-10-26 | 1979-05-17 | Hitachi Ltd | Analog-digital conversion circuit |
-
1982
- 1982-08-19 JP JP14263082A patent/JPS5933930A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4952933A (ja) * | 1972-09-25 | 1974-05-23 | ||
| JPS5461453A (en) * | 1977-10-26 | 1979-05-17 | Hitachi Ltd | Analog-digital conversion circuit |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61205024A (ja) * | 1985-03-08 | 1986-09-11 | Casio Comput Co Ltd | Ａ／ｄ変換装置 |
| JPS61210721A (ja) * | 1985-03-15 | 1986-09-18 | Canon Inc | アナログ・デイジタル変換回路 |
| JPH0774542A (ja) * | 1993-09-03 | 1995-03-17 | Nec Corp | 周波数逓倍回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4745461A (en) | R,G,B level control in a liquid crystal TV using average of composite video signal | |
| US4017681A (en) | Television receiver including a beam current limiting circuit | |
| EP0178044A2 (en) | Analogue-to-digital converting apparatus for video signals | |
| KR940011066B1 (ko) | 영상신호평균휘도레벨검출장치 | |
| JPS5933930A (ja) | Ａ／ｄ変換のための基準電圧発生回路 | |
| ATE87786T1 (de) | Klemmschaltung fuer einen analog-zu-digitalwandler. | |
| US5889558A (en) | Variable black level bias image display | |
| JP3158768B2 (ja) | 映像信号の色信号振幅制限装置 | |
| JP3251086B2 (ja) | ガンマ補正回路 | |
| JPS5830282A (ja) | 映像信号回路 | |
| JP2856787B2 (ja) | ２値化回路、中間レベル検出回路及びピーク包絡線検出回路 | |
| JPH0646287A (ja) | 映像信号フィードバッククランプ回路 | |
| CN106855583B (zh) | 用于图像传感器的方法和装置 | |
| JPS62185489A (ja) | カラ−テレビジヨンカメラ装置 | |
| JP3487074B2 (ja) | 映像信号クランプ装置及び方法 | |
| JPH07298313A (ja) | 映像信号のリニアリティ検出回路 | |
| AU685962B2 (en) | Side pincushion control apparatus | |
| JPH05259748A (ja) | ビデオ出力回路 | |
| JPH05102853A (ja) | Ａ／ｄ変換回路 | |
| JP2572975B2 (ja) | 直流分再生回路 | |
| JPH05284387A (ja) | 振幅制限回路 | |
| KR910002841Y1 (ko) | Tv 수상기/모니터에서의 휘도신호 레벨 변환장치 | |
| JP2911902B2 (ja) | クランプ増幅回路 | |
| JPS5821982A (ja) | 画像システムの輝度調整回路 | |
| JPH02146587A (ja) | 液晶表示装置 |