JPH07298313A - 映像信号のリニアリティ検出回路 - Google Patents
映像信号のリニアリティ検出回路Info
- Publication number
- JPH07298313A JPH07298313A JP8209894A JP8209894A JPH07298313A JP H07298313 A JPH07298313 A JP H07298313A JP 8209894 A JP8209894 A JP 8209894A JP 8209894 A JP8209894 A JP 8209894A JP H07298313 A JPH07298313 A JP H07298313A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- video signal
- latch
- input
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)
Abstract
(57)【要約】
【目的】 黒レベルから白レベル迄リニアに変化する試
験用の映像信号を用いて映像信号処理回路等の被測定用
回路に入力し、被測定用回路から出力される試験用の映
像信号を測定することにより、被測定用回路の非直線性
を検出することを可能とした映像信号のリニアリティ検
出回路を提供することを目的とする。 【構成】 試験用の映像信号入力をディジタル信号に変
換するＡ／Ｄ変換器１４と、前記映像信号の一走査期間
に対して複数の異なる時間で分割したラッチ信号を各々
出力する、複数のカウンタ３、４及び５と並びにＡＮＤ
ゲート７、８及び９とからなるラッチ信号発生部と、こ
のラッチ信号発生部で発生させた複数のラッチ信号を各
々入力して、前記ディジタル信号に対して複数の異なる
時間に対応する位置のビットを各々ラッチする複数のラ
ッチ回路１０、１１及び１２と、これらのラッチ回路の
各々に接続された表示手段とを備えて構成される。
験用の映像信号を用いて映像信号処理回路等の被測定用
回路に入力し、被測定用回路から出力される試験用の映
像信号を測定することにより、被測定用回路の非直線性
を検出することを可能とした映像信号のリニアリティ検
出回路を提供することを目的とする。 【構成】 試験用の映像信号入力をディジタル信号に変
換するＡ／Ｄ変換器１４と、前記映像信号の一走査期間
に対して複数の異なる時間で分割したラッチ信号を各々
出力する、複数のカウンタ３、４及び５と並びにＡＮＤ
ゲート７、８及び９とからなるラッチ信号発生部と、こ
のラッチ信号発生部で発生させた複数のラッチ信号を各
々入力して、前記ディジタル信号に対して複数の異なる
時間に対応する位置のビットを各々ラッチする複数のラ
ッチ回路１０、１１及び１２と、これらのラッチ回路の
各々に接続された表示手段とを備えて構成される。
Description
【０００１】
【産業上の利用分野】本発明は、映像信号のリニアリテ
ィ検出回路に関し、特に映像機器の映像信号処理回路の
非直線性を検出するのに適した試験用装置に関する。
ィ検出回路に関し、特に映像機器の映像信号処理回路の
非直線性を検出するのに適した試験用装置に関する。
【０００２】
【従来の技術】従来からテレビ等の映像機器に対して、
映像信号処理回路の試験用装置としては各種のものが使
用されてきた。しかし、最近は表示装置としてブラウン
管以外のプラズマディスプレイパネル等が開発されてお
り、表示方式もブラウン管とは異なり、全面点灯方式が
採用されている。
映像信号処理回路の試験用装置としては各種のものが使
用されてきた。しかし、最近は表示装置としてブラウン
管以外のプラズマディスプレイパネル等が開発されてお
り、表示方式もブラウン管とは異なり、全面点灯方式が
採用されている。
【０００３】
【発明が解決しようとする課題】従って、全面点灯方式
の場合、映像信号入力の各ビットに応じて表示画素を独
立させて点灯させる方法を用いており、ブラウン管等の
アナログ信号で表示する方式とは異なり信号の連続性が
維持されないため、映像信号処理回路の特性が非直線性
を有していると、そのまま画面に表示されるといった問
題があり、映像信号処理回路のリニアリティ特性を検出
できる試験用装置が求められていた。本発明は、黒レベ
ルから白レベル迄リニアに変化する試験用の映像信号
（ランプ信号）を用いて映像信号処理回路等の被測定用
回路に入力し、被測定用回路から出力される試験用の映
像信号を測定することにより、被測定用回路の非直線性
を検出することを可能とした映像信号のリニアリティ検
出回路を提供することを目的とする。
の場合、映像信号入力の各ビットに応じて表示画素を独
立させて点灯させる方法を用いており、ブラウン管等の
アナログ信号で表示する方式とは異なり信号の連続性が
維持されないため、映像信号処理回路の特性が非直線性
を有していると、そのまま画面に表示されるといった問
題があり、映像信号処理回路のリニアリティ特性を検出
できる試験用装置が求められていた。本発明は、黒レベ
ルから白レベル迄リニアに変化する試験用の映像信号
（ランプ信号）を用いて映像信号処理回路等の被測定用
回路に入力し、被測定用回路から出力される試験用の映
像信号を測定することにより、被測定用回路の非直線性
を検出することを可能とした映像信号のリニアリティ検
出回路を提供することを目的とする。
【０００４】
【課題を解決するための手段】本願第１の発明の映像信
号のリニアリティ検出回路は、映像信号入力をディジタ
ル信号に変換するＡ／Ｄ変換器と、前記映像信号の一走
査期間に対して複数の異なる時間で分割したラッチ信号
を各々出力するラッチ信号発生部と、このラッチ信号発
生部で発生させた複数のラッチ信号を各々入力して、前
記ディジタル信号に対して複数の異なる時間に対応する
位置のビットを各々ラッチする複数のラッチ回路と、こ
れらのラッチ回路の各々に接続された表示手段とを備え
たことを特徴とする。本願第２の発明の映像信号のリニ
アリティ検出回路は、前記ラッチ回路がＤ型フリップフ
ロップ回路からなることを特徴とする。本願第３の発明
の映像信号のリニアリティ検出回路は、前記表示手段が
エミッタをアースに接続し、コレクタを発光ダイオード
及び電流制限用抵抗器を介して電源と接続し、ベースと
エミッタにバイアス用抵抗器を接続したトランジスタ回
路と、ベースに接続された入力用抵抗器とからなること
を特徴とする。
号のリニアリティ検出回路は、映像信号入力をディジタ
ル信号に変換するＡ／Ｄ変換器と、前記映像信号の一走
査期間に対して複数の異なる時間で分割したラッチ信号
を各々出力するラッチ信号発生部と、このラッチ信号発
生部で発生させた複数のラッチ信号を各々入力して、前
記ディジタル信号に対して複数の異なる時間に対応する
位置のビットを各々ラッチする複数のラッチ回路と、こ
れらのラッチ回路の各々に接続された表示手段とを備え
たことを特徴とする。本願第２の発明の映像信号のリニ
アリティ検出回路は、前記ラッチ回路がＤ型フリップフ
ロップ回路からなることを特徴とする。本願第３の発明
の映像信号のリニアリティ検出回路は、前記表示手段が
エミッタをアースに接続し、コレクタを発光ダイオード
及び電流制限用抵抗器を介して電源と接続し、ベースと
エミッタにバイアス用抵抗器を接続したトランジスタ回
路と、ベースに接続された入力用抵抗器とからなること
を特徴とする。
【０００５】本願第４の発明の映像信号のリニアリティ
検出回路は、前記複数のラッチ回路の入力回路に各々ゲ
ート回路を設けて、前記Ａ／Ｄ変換器からのディジタル
信号のＭＳＢとＭＳＢの次位のビットを各々前記各ゲー
ト回路を介して前記各ラッチ回路に入力することを特徴
とする。本願第５の発明の映像信号のリニアリティ検出
回路は、前記ラッチ信号発生部が水平同期信号をクリア
信号とし、入力されたクロック信号に対して、前記映像
信号の一走査期間に対して各々異なるカウント数で信号
を出力する複数のカウンタと、これらのカウンタの各々
の信号が一端に入力され、ブランキングパルスが他端に
入力された複数のＡＮＤゲートとからなることを特徴と
する。本願第６の発明の映像信号のリニアリティ検出回
路は、前記カウンタが映像信号の一走査期間の３／４の
期間をカウントする第１のカウンタと、映像信号の一走
査期間の１／２の期間をカウントする第２のカウンタ
と、映像信号の一走査期間の１／４の期間をカウントす
る第３のカウンタとからなることを特徴とする。
検出回路は、前記複数のラッチ回路の入力回路に各々ゲ
ート回路を設けて、前記Ａ／Ｄ変換器からのディジタル
信号のＭＳＢとＭＳＢの次位のビットを各々前記各ゲー
ト回路を介して前記各ラッチ回路に入力することを特徴
とする。本願第５の発明の映像信号のリニアリティ検出
回路は、前記ラッチ信号発生部が水平同期信号をクリア
信号とし、入力されたクロック信号に対して、前記映像
信号の一走査期間に対して各々異なるカウント数で信号
を出力する複数のカウンタと、これらのカウンタの各々
の信号が一端に入力され、ブランキングパルスが他端に
入力された複数のＡＮＤゲートとからなることを特徴と
する。本願第６の発明の映像信号のリニアリティ検出回
路は、前記カウンタが映像信号の一走査期間の３／４の
期間をカウントする第１のカウンタと、映像信号の一走
査期間の１／２の期間をカウントする第２のカウンタ
と、映像信号の一走査期間の１／４の期間をカウントす
る第３のカウンタとからなることを特徴とする。
【０００６】
【作用】本発明は上記した構成により、黒レベルから白
レベル迄リニアに変化する試験用の映像信号を入力し、
Ａ／Ｄ変換器で数桁のディジタル信号に変換し、前記映
像信号の一走査期間に対して複数の異なる時間で分割し
たラッチ信号を各々出力するラッチ信号発生部を設け
て、これらのラッチ信号をラッチ回路の所定のものに入
力し、前記ディジタル信号の桁数に対して複数の異なる
分割した時間に対応する位置のビットを各ラッチ回路で
ラッチするようにしており、従って、映像信号入力のリ
ニアリティが良く、映像信号の一走査期間に対して複数
の異なる分割した時間と、複数の異なる分割した時間に
対応するディジタル信号の所定位置のビットとが同期す
ればラッチ回路からラッチ信号が出力され、同出力に基
づき表示手段に表示することが可能となる。
レベル迄リニアに変化する試験用の映像信号を入力し、
Ａ／Ｄ変換器で数桁のディジタル信号に変換し、前記映
像信号の一走査期間に対して複数の異なる時間で分割し
たラッチ信号を各々出力するラッチ信号発生部を設け
て、これらのラッチ信号をラッチ回路の所定のものに入
力し、前記ディジタル信号の桁数に対して複数の異なる
分割した時間に対応する位置のビットを各ラッチ回路で
ラッチするようにしており、従って、映像信号入力のリ
ニアリティが良く、映像信号の一走査期間に対して複数
の異なる分割した時間と、複数の異なる分割した時間に
対応するディジタル信号の所定位置のビットとが同期す
ればラッチ回路からラッチ信号が出力され、同出力に基
づき表示手段に表示することが可能となる。
【０００７】また、映像信号入力のリニアリティが悪
く、映像信号の一走査期間に対して複数の異なる分割し
た時間と、複数の異なる分割した時間に対応するディジ
タル信号の所定位置のビットとが同期しなければ、ラッ
チ回路からラッチ信号が出力されないため表示手段の表
示が消える。従って、映像信号のリニアリティ検出する
ことが可能となり、試験用の映像信号を被測定用回路に
入力し、被測定用回路から出力される試験用の映像信号
を本発明のリニアリティ検出回路で測定することによ
り、被測定用回路の非直線性を検出することができる。
く、映像信号の一走査期間に対して複数の異なる分割し
た時間と、複数の異なる分割した時間に対応するディジ
タル信号の所定位置のビットとが同期しなければ、ラッ
チ回路からラッチ信号が出力されないため表示手段の表
示が消える。従って、映像信号のリニアリティ検出する
ことが可能となり、試験用の映像信号を被測定用回路に
入力し、被測定用回路から出力される試験用の映像信号
を本発明のリニアリティ検出回路で測定することによ
り、被測定用回路の非直線性を検出することができる。
【０００８】
【実施例】図１は、本発明の一実施例を示す映像信号の
リニアリティ検出回路の構成図であり、図２は、図１の
動作説明用のタイミング図であり、図３は、図１の動作
説明用の波形図であり、以下、図面を参照して実施例に
ついて説明する。図３に示すような全黒レベルから全白
レベル迄リニアに変化する試験用の映像信号（ランプ信
号）を入力端子１３を介してＡ／Ｄ変換器１４に入力
し、Ａ／Ｄ変換器１４でディジタル信号に変換する。例
えばＡ／Ｄ変換器１４で６ビットのディジタル信号に変
換するとすれば、ランプ信号の一走査期間（１Ｈ）に対
して走査期間の始点から１／４Ｈの位置のレベルは０１
００００となり、１／２Ｈの位置のレベルは１００００
０となり、３／４Ｈの位置のレベルは１１００００とな
る。最上位（ＭＳＢ）ビットの信号はラッチ回路として
用いられているＤ型フリップフロップ回路１１のＤ入力
に入力し、最上位ビットの次の桁のビット信号を分岐さ
せてＤ型フリップフロップ回路１０及び１２に入力して
いる。
リニアリティ検出回路の構成図であり、図２は、図１の
動作説明用のタイミング図であり、図３は、図１の動作
説明用の波形図であり、以下、図面を参照して実施例に
ついて説明する。図３に示すような全黒レベルから全白
レベル迄リニアに変化する試験用の映像信号（ランプ信
号）を入力端子１３を介してＡ／Ｄ変換器１４に入力
し、Ａ／Ｄ変換器１４でディジタル信号に変換する。例
えばＡ／Ｄ変換器１４で６ビットのディジタル信号に変
換するとすれば、ランプ信号の一走査期間（１Ｈ）に対
して走査期間の始点から１／４Ｈの位置のレベルは０１
００００となり、１／２Ｈの位置のレベルは１００００
０となり、３／４Ｈの位置のレベルは１１００００とな
る。最上位（ＭＳＢ）ビットの信号はラッチ回路として
用いられているＤ型フリップフロップ回路１１のＤ入力
に入力し、最上位ビットの次の桁のビット信号を分岐さ
せてＤ型フリップフロップ回路１０及び１２に入力して
いる。
【０００９】ランプ信号に同期した水平同期信号を入力
端子１を介して分岐させて、３／４Ｈカウンタ３と１／
２Ｈカウンタ４と１／４Ｈカウンタ５にカウンタのクリ
ア（ＣＬＲ）信号として入力している。また、カウント
用のクロック信号を入力端子２を介して分岐させて、３
／４Ｈカウンタ３と１／２Ｈカウンタ４と１／４Ｈカウ
ンタ５の各々に入力している。図２に示すように、３／
４Ｈカウンタ３では入力された水平同期信号でカウント
数をクリアして入力されたクロック信号をカウントし、
ランプ信号の一走査期間の３／４Ｈ迄カウントして信号
Ａを出力してＡＮＤゲート７に入力し、同様に１／２Ｈ
カウンタ４では入力された水平同期信号でカウント数を
クリアして入力されたクロック信号をカウントし、ラン
プ信号の一走査期間の１／２Ｈ迄カウントして信号Ｂを
出力してＡＮＤゲート８に入力し、１／４Ｈカウンタ５
では入力された水平同期信号でカウント数をクリアして
入力されたクロック信号をカウントし、ランプ信号の一
走査期間の１／４Ｈ迄カウントして信号Ｃを出力してＡ
ＮＤゲート９に入力している。
端子１を介して分岐させて、３／４Ｈカウンタ３と１／
２Ｈカウンタ４と１／４Ｈカウンタ５にカウンタのクリ
ア（ＣＬＲ）信号として入力している。また、カウント
用のクロック信号を入力端子２を介して分岐させて、３
／４Ｈカウンタ３と１／２Ｈカウンタ４と１／４Ｈカウ
ンタ５の各々に入力している。図２に示すように、３／
４Ｈカウンタ３では入力された水平同期信号でカウント
数をクリアして入力されたクロック信号をカウントし、
ランプ信号の一走査期間の３／４Ｈ迄カウントして信号
Ａを出力してＡＮＤゲート７に入力し、同様に１／２Ｈ
カウンタ４では入力された水平同期信号でカウント数を
クリアして入力されたクロック信号をカウントし、ラン
プ信号の一走査期間の１／２Ｈ迄カウントして信号Ｂを
出力してＡＮＤゲート８に入力し、１／４Ｈカウンタ５
では入力された水平同期信号でカウント数をクリアして
入力されたクロック信号をカウントし、ランプ信号の一
走査期間の１／４Ｈ迄カウントして信号Ｃを出力してＡ
ＮＤゲート９に入力している。
【００１０】ブランキングパルス（Ｖ）を入力端子６を
介して分岐させてＡＮＤゲート７、８及び９の各々に入
力し、ブランキングパルス（Ｖ）としてはブランキング
期間でＬレベルとなり、走査期間ではＨレベルとなる信
号を用いるようにしており、従って、ＡＮＤゲート７、
８及び９から信号Ａ、Ｂ及びＣが出力される。信号Ａ、
Ｂ及びＣはラッチ信号としてフリップフロップ回路１
０、１１及び１２に入力し、各フリップフロップ回路１
０、１１及び１２でＡ／Ｄ変換器１４から入力されるデ
ィジタル信号の所定位置のビット信号をラッチする。
介して分岐させてＡＮＤゲート７、８及び９の各々に入
力し、ブランキングパルス（Ｖ）としてはブランキング
期間でＬレベルとなり、走査期間ではＨレベルとなる信
号を用いるようにしており、従って、ＡＮＤゲート７、
８及び９から信号Ａ、Ｂ及びＣが出力される。信号Ａ、
Ｂ及びＣはラッチ信号としてフリップフロップ回路１
０、１１及び１２に入力し、各フリップフロップ回路１
０、１１及び１２でＡ／Ｄ変換器１４から入力されるデ
ィジタル信号の所定位置のビット信号をラッチする。
【００１１】フリップフロップ回路１０、１１及び１２
のＱ出力端子には各々表示手段が接続されており、フリ
ップフロップ回路１０に接続されている表示手段は、エ
ミッタをアースに接続し、コレクタを発光ダイオード１
７及び電流制限用抵抗器１６を介して電源と接続し、ベ
ースとエミッタにバイアス用抵抗器２０を接続したトラ
ンジスタ１９と、ベースに接続された入力用抵抗器１８
とで構成し、フリップフロップ回路１１にも発光ダイオ
ード２２とトランジスタ２４等で同様に構成された表示
手段を接続し、フリップフロップ回路１２にも発光ダイ
オード２７とトランジスタ２９等で同様に構成された表
示手段を接続している。従って、ランプ信号のリニアリ
ティが良好であれば、フリップフロップ回路１２には１
／４Ｈカウンタ５からのカウント信号とディジタル信号
の０１００００の「１」が入力されるようになり、発光
ダイオード２７を点灯させることができ、リニアリティ
が悪ければ１／４Ｈカウンタ５からのカウント信号とデ
ィジタル信号の０１００００の「１」の入力が同期しな
くなり、フリップフロップ回路１２からのラッチ信号が
出力されないため発光ダイオード２７の発光表示が消え
る。
のＱ出力端子には各々表示手段が接続されており、フリ
ップフロップ回路１０に接続されている表示手段は、エ
ミッタをアースに接続し、コレクタを発光ダイオード１
７及び電流制限用抵抗器１６を介して電源と接続し、ベ
ースとエミッタにバイアス用抵抗器２０を接続したトラ
ンジスタ１９と、ベースに接続された入力用抵抗器１８
とで構成し、フリップフロップ回路１１にも発光ダイオ
ード２２とトランジスタ２４等で同様に構成された表示
手段を接続し、フリップフロップ回路１２にも発光ダイ
オード２７とトランジスタ２９等で同様に構成された表
示手段を接続している。従って、ランプ信号のリニアリ
ティが良好であれば、フリップフロップ回路１２には１
／４Ｈカウンタ５からのカウント信号とディジタル信号
の０１００００の「１」が入力されるようになり、発光
ダイオード２７を点灯させることができ、リニアリティ
が悪ければ１／４Ｈカウンタ５からのカウント信号とデ
ィジタル信号の０１００００の「１」の入力が同期しな
くなり、フリップフロップ回路１２からのラッチ信号が
出力されないため発光ダイオード２７の発光表示が消え
る。
【００１２】同様に、ランプ信号のリニアリティが良好
であれば、フリップフロップ回路１１には１／２Ｈカウ
ンタ４からのカウント信号とディジタル信号の１０００
００の「１」が同期して入力されるようになり、発光ダ
イオード２２を点灯させることができ、リニアリティが
悪ければ１／２Ｈカウンタ４からのカウント信号とディ
ジタル信号の１０００００の「１」の入力が同期しなく
なり、フリップフロップ回路１１からのラッチ信号が出
力されないため発光ダイオード２２の発光表示が消え
る。同様に、ランプ信号のリニアリティが良好であれ
ば、フリップフロップ回路１０には３／４Ｈカウンタ３
からのカウント信号とディジタル信号の１１００００の
ＭＳＢの次位の「１」が同期して入力されるようにな
り、発光ダイオード１７を点灯させることができ、リニ
アリティが悪ければ３／４Ｈカウンタ３からのカウント
信号とディジタル信号の１１００００のＭＳＢの次位の
「１」の入力が同期しなくなり、フリップフロップ回路
１０からのラッチ信号が出力されないため発光ダイオー
ド１７の発光表示が消える。
であれば、フリップフロップ回路１１には１／２Ｈカウ
ンタ４からのカウント信号とディジタル信号の１０００
００の「１」が同期して入力されるようになり、発光ダ
イオード２２を点灯させることができ、リニアリティが
悪ければ１／２Ｈカウンタ４からのカウント信号とディ
ジタル信号の１０００００の「１」の入力が同期しなく
なり、フリップフロップ回路１１からのラッチ信号が出
力されないため発光ダイオード２２の発光表示が消え
る。同様に、ランプ信号のリニアリティが良好であれ
ば、フリップフロップ回路１０には３／４Ｈカウンタ３
からのカウント信号とディジタル信号の１１００００の
ＭＳＢの次位の「１」が同期して入力されるようにな
り、発光ダイオード１７を点灯させることができ、リニ
アリティが悪ければ３／４Ｈカウンタ３からのカウント
信号とディジタル信号の１１００００のＭＳＢの次位の
「１」の入力が同期しなくなり、フリップフロップ回路
１０からのラッチ信号が出力されないため発光ダイオー
ド１７の発光表示が消える。
【００１３】図４は、本発明のその他の実施例を示す映
像信号のリニアリティ検出回路の要部構成図である。図
１の実施例との相違点はフリップフロップ回路１０、１
１及び１２へのディジタル信号の入力回路に各々ゲート
回路を設けている点である。Ａ／Ｄ変換器１４でディジ
タル信号に変換されたランプ信号のＭＳＢとＭＳＢの次
位のビットを取り出し、フリップフロップ回路１０に対
しては、ＡＮＤゲート３５でＭＳＢとＭＳＢの次位のビ
ットのＡＮＤをとってフリップフロップ回路１０に入力
するようにしている。従って、フリップフロップ回路１
０では３／４Ｈカウンタ３からのカウント信号とディジ
タル信号の１１００００の「１１」が同期して入力され
たとき、フリップフロップ回路１０からラッチ信号が出
力され発光ダイオード１７が点灯される。
像信号のリニアリティ検出回路の要部構成図である。図
１の実施例との相違点はフリップフロップ回路１０、１
１及び１２へのディジタル信号の入力回路に各々ゲート
回路を設けている点である。Ａ／Ｄ変換器１４でディジ
タル信号に変換されたランプ信号のＭＳＢとＭＳＢの次
位のビットを取り出し、フリップフロップ回路１０に対
しては、ＡＮＤゲート３５でＭＳＢとＭＳＢの次位のビ
ットのＡＮＤをとってフリップフロップ回路１０に入力
するようにしている。従って、フリップフロップ回路１
０では３／４Ｈカウンタ３からのカウント信号とディジ
タル信号の１１００００の「１１」が同期して入力され
たとき、フリップフロップ回路１０からラッチ信号が出
力され発光ダイオード１７が点灯される。
【００１４】また、フリップフロップ回路１１に対して
は、ＡＮＤゲート３６の一端にＭＳＢを入力し、他端に
はＭＳＢの次位のビットをインバータ３７を介して入力
するようにしている。従って、フリップフロップ回路１
１では１／２Ｈカウンタ４からのカウント信号とディジ
タル信号の１０００００の上位２桁の「１０」が同期し
て入力されたとき、フリップフロップ回路１１からラッ
チ信号が出力され発光ダイオード２２が点灯される。さ
らに、フリップフロップ回路１２に対しては、ＡＮＤゲ
ート３８の一端にＭＳＢの次位のビットを入力し、他端
にはＭＳＢをインバータ３９を介して入力するようにし
ている。従って、フリップフロップ回路１２では１／４
Ｈカウンタ５からのカウント信号とディジタル信号の０
１００００の上位２桁の「０１」が同期して入力された
とき、フリップフロップ回路１２からラッチ信号が出力
され発光ダイオード２７が点灯される。
は、ＡＮＤゲート３６の一端にＭＳＢを入力し、他端に
はＭＳＢの次位のビットをインバータ３７を介して入力
するようにしている。従って、フリップフロップ回路１
１では１／２Ｈカウンタ４からのカウント信号とディジ
タル信号の１０００００の上位２桁の「１０」が同期し
て入力されたとき、フリップフロップ回路１１からラッ
チ信号が出力され発光ダイオード２２が点灯される。さ
らに、フリップフロップ回路１２に対しては、ＡＮＤゲ
ート３８の一端にＭＳＢの次位のビットを入力し、他端
にはＭＳＢをインバータ３９を介して入力するようにし
ている。従って、フリップフロップ回路１２では１／４
Ｈカウンタ５からのカウント信号とディジタル信号の０
１００００の上位２桁の「０１」が同期して入力された
とき、フリップフロップ回路１２からラッチ信号が出力
され発光ダイオード２７が点灯される。
【００１５】図１の実施例においては、ランプ信号入力
のディジタル信号のＭＳＢあるいはＭＳＢの次位のビッ
トを検出するようにしているのに対し、図４の実施例に
おいてはランプ信号入力のディジタル信号の上位２桁を
検出するようにしており、図１の実施例に比較して、ラ
ンプ信号入力の波形が大きく歪んでも検出が可能となる
といった利点がある。上記実施例においては、ランプ信
号を６ビットで量子化するようにし、ランプ信号の一走
査期間を１／４に分割して、１／４Ｈと１／２Ｈと３／
４Ｈの期間でランプ信号の特定ビットを検出してランプ
信号のリニアリティ検出するようにしているが、ランプ
信号を量子化するビット数を変え、またランプ信号の一
走査期間の分割数を変えるようにして、ランプ信号のリ
ニアリティ検出を行うようにしても良い。以上説明した
ように、本発明によれば、ランプ信号のリニアリティ検
出することが可能となり、試験用のランプ信号を被測定
用回路に入力し、被測定用回路から出力される試験用の
ランプ信号を本発明のリニアリティ検出回路で測定する
ことにより、被測定用回路の非直線性を検出することが
でき、被測定用回路の調整または回路設計に用いること
が可能となる。
のディジタル信号のＭＳＢあるいはＭＳＢの次位のビッ
トを検出するようにしているのに対し、図４の実施例に
おいてはランプ信号入力のディジタル信号の上位２桁を
検出するようにしており、図１の実施例に比較して、ラ
ンプ信号入力の波形が大きく歪んでも検出が可能となる
といった利点がある。上記実施例においては、ランプ信
号を６ビットで量子化するようにし、ランプ信号の一走
査期間を１／４に分割して、１／４Ｈと１／２Ｈと３／
４Ｈの期間でランプ信号の特定ビットを検出してランプ
信号のリニアリティ検出するようにしているが、ランプ
信号を量子化するビット数を変え、またランプ信号の一
走査期間の分割数を変えるようにして、ランプ信号のリ
ニアリティ検出を行うようにしても良い。以上説明した
ように、本発明によれば、ランプ信号のリニアリティ検
出することが可能となり、試験用のランプ信号を被測定
用回路に入力し、被測定用回路から出力される試験用の
ランプ信号を本発明のリニアリティ検出回路で測定する
ことにより、被測定用回路の非直線性を検出することが
でき、被測定用回路の調整または回路設計に用いること
が可能となる。
【００１６】
【発明の効果】以上説明したように、本発明によれば、
黒レベルから白レベル迄リニアに変化する試験用の映像
信号を用いて映像信号処理回路等の被測定用回路に入力
し、被測定用回路から出力される試験用の映像信号を測
定することにより、被測定用回路の非直線性を検出する
ことが可能な映像信号のリニアリティ検出回路を提供す
ることができる。
黒レベルから白レベル迄リニアに変化する試験用の映像
信号を用いて映像信号処理回路等の被測定用回路に入力
し、被測定用回路から出力される試験用の映像信号を測
定することにより、被測定用回路の非直線性を検出する
ことが可能な映像信号のリニアリティ検出回路を提供す
ることができる。
【図１】本発明の一実施例を示す映像信号のリニアリテ
ィ検出回路の構成図である。
ィ検出回路の構成図である。
【図２】図１の動作説明用のタイミング図である。
【図３】図１の動作説明用の波形図である。
【図４】本発明のその他の実施例を示す映像信号のリニ
アリティ検出回路の要部構成図である。
アリティ検出回路の要部構成図である。
１ 入力端子 ２ 入力端子 ３ カウンタ ４ カウンタ ５ カウンタ ６ 入力端子 ７ ＡＮＤゲート ８ ＡＮＤゲート ９ ＡＮＤゲート １０ フリップフロップ回路 １１ フリップフロップ回路 １２ フリップフロップ回路 １３ 入力端子 １４ Ａ／Ｄ変換器 １６ 抵抗器 １７ 発光ダイオード １８ 抵抗器 １９ トランジスタ ２０ 抵抗器 ２１ 抵抗器 ２２ 発光ダイオード ２３ 抵抗器 ２４ トランジスタ ２５ 抵抗器 ２６ 抵抗器 ２７ 発光ダイオード ２８ 抵抗器 ２９ トランジスタ ３０ 抵抗器 ３５ ＡＮＤゲート ３６ ＡＮＤゲート ３７ インバータ ３８ ＡＮＤゲート ３９ インバータ
Claims (6)
- 【請求項１】 映像信号入力をディジタル信号に変換す
るＡ／Ｄ変換器と、前記映像信号の一走査期間に対して
複数の異なる時間で分割したラッチ信号を各々出力する
ラッチ信号発生部と、このラッチ信号発生部で発生させ
た複数のラッチ信号を各々入力して、前記ディジタル信
号に対して複数の異なる時間に対応する位置のビットを
各々ラッチする複数のラッチ回路と、これらのラッチ回
路の各々に接続された表示手段とを備えたことを特徴と
する映像信号のリニアリティ検出回路。 - 【請求項２】 前記ラッチ回路がＤ型フリップフロップ
回路からなる請求項１記載の映像信号のリニアリティ検
出回路。 - 【請求項３】 前記表示手段がエミッタをアースに接続
し、コレクタを発光ダイオード及び電流制限用抵抗器を
介して電源と接続し、ベースとエミッタにバイアス用抵
抗器を接続したトランジスタ回路と、ベースに接続され
た入力用抵抗器とからなる請求項１記載の映像信号のリ
ニアリティ検出回路。 - 【請求項４】 前記複数のラッチ回路の入力回路に各々
ゲート回路を設けて、前記Ａ／Ｄ変換器からのディジタ
ル信号のＭＳＢとＭＳＢの次位のビットを各々前記各ゲ
ート回路を介して前記各ラッチ回路に入力することを特
徴とする請求項１記載の映像信号のリニアリティ検出回
路。 - 【請求項５】 前記ラッチ信号発生部が水平同期信号を
クリア信号とし、入力されたクロック信号に対して、前
記映像信号の一走査期間に対して各々異なるカウント数
で信号を出力する複数のカウンタと、これらのカウンタ
の各々の信号が一端に入力され、ブランキングパルスが
他端に入力された複数のＡＮＤゲートとからなることを
特徴とする請求項１記載の映像信号のリニアリティ検出
回路。 - 【請求項６】 前記カウンタが映像信号の一走査期間の
３／４の期間をカウントする第１のカウンタと、映像信
号の一走査期間の１／２の期間をカウントする第２のカ
ウンタと、映像信号の一走査期間の１／４の期間をカウ
ントする第３のカウンタとからなる請求項２記載の映像
信号のリニアリティ検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8209894A JPH07298313A (ja) | 1994-04-20 | 1994-04-20 | 映像信号のリニアリティ検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8209894A JPH07298313A (ja) | 1994-04-20 | 1994-04-20 | 映像信号のリニアリティ検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07298313A true JPH07298313A (ja) | 1995-11-10 |
Family
ID=13764948
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8209894A Pending JPH07298313A (ja) | 1994-04-20 | 1994-04-20 | 映像信号のリニアリティ検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07298313A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020158099A1 (ja) * | 2019-01-31 | 2020-08-06 | 株式会社Ｊｖｃケンウッド | 画像表示装置、画像表示システム、及び検査方法 |
| JP2020123912A (ja) * | 2019-01-31 | 2020-08-13 | 株式会社Ｊｖｃケンウッド | 画像表示装置、画像表示システム、及び検査方法 |
| JP2020123913A (ja) * | 2019-01-31 | 2020-08-13 | 株式会社Ｊｖｃケンウッド | 画像表示装置及び検査方法 |
| JP2020123911A (ja) * | 2019-01-31 | 2020-08-13 | 株式会社Ｊｖｃケンウッド | 画像表示装置及び検査方法 |
-
1994
- 1994-04-20 JP JP8209894A patent/JPH07298313A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020158099A1 (ja) * | 2019-01-31 | 2020-08-06 | 株式会社Ｊｖｃケンウッド | 画像表示装置、画像表示システム、及び検査方法 |
| JP2020123912A (ja) * | 2019-01-31 | 2020-08-13 | 株式会社Ｊｖｃケンウッド | 画像表示装置、画像表示システム、及び検査方法 |
| JP2020123913A (ja) * | 2019-01-31 | 2020-08-13 | 株式会社Ｊｖｃケンウッド | 画像表示装置及び検査方法 |
| JP2020123911A (ja) * | 2019-01-31 | 2020-08-13 | 株式会社Ｊｖｃケンウッド | 画像表示装置及び検査方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH045313B2 (ja) | ||
| JP2001289879A (ja) | オシロスコープ | |
| JPS6128102B2 (ja) | ||
| JPH07298313A (ja) | 映像信号のリニアリティ検出回路 | |
| KR910005685A (ko) | 신호파형 표시장치 | |
| JPS60107932A (ja) | アナログ・デイジタル変換装置 | |
| JPH06161384A (ja) | 液晶ガンマ補正回路 | |
| JP3316098B2 (ja) | ビデオ用ａｄコンバータの試験装置及びその試験方法 | |
| KR100571781B1 (ko) | 디지털 비디오 시스템의 ａ／ｄ 변환장치 및 방법 | |
| JPS5820184B2 (ja) | カイダンハテレビジヨンシンゴウハツセイソウチ | |
| JP2508941B2 (ja) | 映像信号ａ−ｄ変換装置 | |
| SU1282358A1 (ru) | Устройство дл контрол черно-белого изображени | |
| SU429355A1 (ru) | Устройство для измерения параметров видеосигнала | |
| JPH0548031B2 (ja) | ||
| JPS5933930A (ja) | Ａ／ｄ変換のための基準電圧発生回路 | |
| JPH0263278A (ja) | 液晶表示装置の階調補正回路 | |
| JPS6122292Y2 (ja) | ||
| SU1118921A1 (ru) | Осциллографический измеритель амплитудных параметров электрических сигналов | |
| EP1065891A1 (en) | Projection video display with photo transistor sensors | |
| SU1141395A1 (ru) | Устройство дл вывода информации | |
| JP3108834B2 (ja) | のこぎり波発生回路 | |
| KR100273476B1 (ko) | 역 감마 특성회로 | |
| SU1108880A1 (ru) | Осциллографический регистратор одиночных электрических импульсов | |
| JPH10112264A (ja) | コンバーゼンス検査装置 | |
| JPH06284450A (ja) | ランプ波形電気信号発生方法と回路およびそれを用いた映像伝送系の直線性測定方法と測定用発生器 |