JPS5934021B2 - Ｆｍ ステレオフクチヨウカイロ - Google Patents
Ｆｍ ステレオフクチヨウカイロInfo
- Publication number
- JPS5934021B2 JPS5934021B2 JP15528275A JP15528275A JPS5934021B2 JP S5934021 B2 JPS5934021 B2 JP S5934021B2 JP 15528275 A JP15528275 A JP 15528275A JP 15528275 A JP15528275 A JP 15528275A JP S5934021 B2 JPS5934021 B2 JP S5934021B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- differential amplifier
- stereo
- amplifier circuit
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000002131 composite material Substances 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 5
- 230000003321 amplification Effects 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D1/00—Demodulation of amplitude-modulated oscillations
- H03D1/22—Homodyne or synchrodyne circuits
- H03D1/2209—Decoders for simultaneous demodulation and decoding of signals composed of a sum-signal and a suppressed carrier, amplitude modulated by a difference signal, e.g. stereocoders
- H03D1/2227—Decoders for simultaneous demodulation and decoding of signals composed of a sum-signal and a suppressed carrier, amplitude modulated by a difference signal, e.g. stereocoders using switches for the decoding
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Stereo-Broadcasting Methods (AREA)
Description
【発明の詳細な説明】
本発明はＦＭステレオ復調回路（以下、
ＦＭＭＰＸ復調回路という）に係り、特に低歪率化を図
ったスイッチング形ＦＭＭＰＸ復調回路に関する。
ったスイッチング形ＦＭＭＰＸ復調回路に関する。
音響機器の高級化、特にオーディオ機器の高性能化にと
もないＦＭステレオ受信機も特注の向上が要求され、従
来最も歪の生じやすい部分であったＦＭＭＰＸ復調回路
の低歪率化が強く望まれている。
もないＦＭステレオ受信機も特注の向上が要求され、従
来最も歪の生じやすい部分であったＦＭＭＰＸ復調回路
の低歪率化が強く望まれている。
本発明は現在ＩＣ化されたＦＭＭＰＸ復調回路に多く用
いられているダブルバランス型スイッチング回路におい
て、差動増幅回路より発生する非直線歪を負帰還回路を
付加することにより改善し、ＦＭ−ＭＰＸ復調回路の低
歪率化を図ったものである。
いられているダブルバランス型スイッチング回路におい
て、差動増幅回路より発生する非直線歪を負帰還回路を
付加することにより改善し、ＦＭ−ＭＰＸ復調回路の低
歪率化を図ったものである。
従来の基本的なダブルバランス型スイッチング回路は、
第１図に示すように、エミッタ接地トランジスタＱ１の
ベースに加えられたコンポジット信号を、そのコレクタ
に接続され、３８ＫＨｚ副搬送波がベースに印加された
差動トランジスタＱ３゜Ｑ４でスイッチングし、左右チ
ャンネルの分離を行うもので、トランジスタＱ２、抵抗
Ｒ１，Ｒ２゜Ｒ３よりなるクロストークキャンセル回路
から得られたキャンセル成分を、前記差動トランジスタ
Ｑ３ 、Ｑ４に同期してスイッチングする差動トランジ
スタＱ５．Ｑ６により供給することによって、各出力に
クロストーク成分の除去され良好な分離度をもつ左右チ
ャンネル信号を取り出す構成となっている。
第１図に示すように、エミッタ接地トランジスタＱ１の
ベースに加えられたコンポジット信号を、そのコレクタ
に接続され、３８ＫＨｚ副搬送波がベースに印加された
差動トランジスタＱ３゜Ｑ４でスイッチングし、左右チ
ャンネルの分離を行うもので、トランジスタＱ２、抵抗
Ｒ１，Ｒ２゜Ｒ３よりなるクロストークキャンセル回路
から得られたキャンセル成分を、前記差動トランジスタ
Ｑ３ 、Ｑ４に同期してスイッチングする差動トランジ
スタＱ５．Ｑ６により供給することによって、各出力に
クロストーク成分の除去され良好な分離度をもつ左右チ
ャンネル信号を取り出す構成となっている。
上記回路において、トランジスタＱ１及びＱ２は、増幅
作用を有し、ステレオ復調時も、モノラル受信時におい
ても、入力信号はトランジスタＱｌ−Ｑ２によって、増
幅され、各々のコレクタ電流となって、各チャンネルの
負荷抵抗に出力信号となって取り出される。
作用を有し、ステレオ復調時も、モノラル受信時におい
ても、入力信号はトランジスタＱｌ−Ｑ２によって、増
幅され、各々のコレクタ電流となって、各チャンネルの
負荷抵抗に出力信号となって取り出される。
従って入力信号はＱｌ及びＱ２のベース・エミッタ間の
非直線部分によって歪が生じやすく、特に入力信号振幅
が大きくなるにつれての歪の悪化は避は難いという問題
を有している。
非直線部分によって歪が生じやすく、特に入力信号振幅
が大きくなるにつれての歪の悪化は避は難いという問題
を有している。
本発明は上記問題の解決を目的とし、トランジスタ増幅
段での非直線歪を、入力信号経路に負帰還回路を付加す
ることにより改善した低歪率特性を有するＦＭＭＰＸ復
調回路を提供するものである。
段での非直線歪を、入力信号経路に負帰還回路を付加す
ることにより改善した低歪率特性を有するＦＭＭＰＸ復
調回路を提供するものである。
以下に本発明について、図面を参照して説明する。
第２図は、本発明の基本的な回路構成を説明するための
フ七ツク図である。
フ七ツク図である。
第２図において、１は、第１図のトランジスタＱ１．Ｑ
２、抵控Ｒ１゜Ｒ２，Ｒ３に相当する第１の差動増幅回
路、２は第１図のトランジスタＱ３− Ｑ４ 、Ｑ５
、Ｑ６抵抗Ｒ４゜Ｒ５に相当するスイッチング回路であ
り、第１の差動増幅回路１とスイッチング回路２とで第
１図に示すダブルバランス型スイッチング回路を構成し
ている。
２、抵控Ｒ１゜Ｒ２，Ｒ３に相当する第１の差動増幅回
路、２は第１図のトランジスタＱ３− Ｑ４ 、Ｑ５
、Ｑ６抵抗Ｒ４゜Ｒ５に相当するスイッチング回路であ
り、第１の差動増幅回路１とスイッチング回路２とで第
１図に示すダブルバランス型スイッチング回路を構成し
ている。
３は第１の差動増幅回路１と同一構成で、コレクタが共
通に負荷抵抗に接続された第２の差動増幅回路、４は高
利得の前置増幅器である。
通に負荷抵抗に接続された第２の差動増幅回路、４は高
利得の前置増幅器である。
第１の差動増幅回路１と第２の差動増幅回路３とは、両
者のベース端子が並列に接続されており、前置増幅器４
に加えられた入力信号は前置増幅器４で増幅されて第１
の差動増幅回路１と第２の差動増幅回路３の共通入力信
号として印加される。
者のベース端子が並列に接続されており、前置増幅器４
に加えられた入力信号は前置増幅器４で増幅されて第１
の差動増幅回路１と第２の差動増幅回路３の共通入力信
号として印加される。
第２の差動増幅回路３は、双方のコレクタが共に負荷抵
抗に接続されたもので、これは第１図に示したトランジ
スタＱ１．Ｑ２のコレクタをスイッチング回路を介さず
に直接負荷抵抗に接続した形であり、第１の差動増幅回
路１と全く同一の増幅動作が行われその増幅動作におけ
る非直線歪も全く同様に発生する。
抗に接続されたもので、これは第１図に示したトランジ
スタＱ１．Ｑ２のコレクタをスイッチング回路を介さず
に直接負荷抵抗に接続した形であり、第１の差動増幅回
路１と全く同一の増幅動作が行われその増幅動作におけ
る非直線歪も全く同様に発生する。
この第２の差動増幅回路３の出力として得られる信号は
、前置増幅器４へ負帰還され、前置増幅器４と第２の差
動増幅回路３とは負帰還ループを形成して、一定の電圧
利得を持った帰還増幅器として働く。
、前置増幅器４へ負帰還され、前置増幅器４と第２の差
動増幅回路３とは負帰還ループを形成して、一定の電圧
利得を持った帰還増幅器として働く。
この帰還増幅器は、第２の差動増幅回路３での前述の非
直線歪も含めて、帰還量に相当する歪率の改善が行われ
るため、第２の差動増幅回路３の出力信号は、前置増幅
器４の入力信号に対して十分低歪率で取り出されること
になる。
直線歪も含めて、帰還量に相当する歪率の改善が行われ
るため、第２の差動増幅回路３の出力信号は、前置増幅
器４の入力信号に対して十分低歪率で取り出されること
になる。
従って第１の差動増幅回路１と第２の差動増幅回路３の
増幅回路としての特性が全く等しいと仮定すれば、第１
の差動増幅器１で増幅された出力信号、即ち左右チャン
ネル出力信号は第２の差動増幅回路３の出力信号と同様
に歪の改善された低歪率出力として取り出すことができ
る。
増幅回路としての特性が全く等しいと仮定すれば、第１
の差動増幅器１で増幅された出力信号、即ち左右チャン
ネル出力信号は第２の差動増幅回路３の出力信号と同様
に歪の改善された低歪率出力として取り出すことができ
る。
第２図に示した構成は、ＩＣ化した場合には第１の差動
増幅回路１と第２の差動増幅回路３との間の回路素子の
特性のバランスを十分に得ることができるので、本発明
の目的である低歪率化を実現することは可能である。
増幅回路１と第２の差動増幅回路３との間の回路素子の
特性のバランスを十分に得ることができるので、本発明
の目的である低歪率化を実現することは可能である。
第３図は本発明の具体的な一実施例を示す回路接続図で
あり、第１図のダブルバランス型スイッチング回路に相
当する動労は同一記号を用いて表している。
あり、第１図のダブルバランス型スイッチング回路に相
当する動労は同一記号を用いて表している。
第３図においてトランジスタＱ７．Ｑ８及び抵抗Ｒ６、
Ｒ７、ＲＢ 、 Ｒｇは第２図で示した第２の差動増幅
回路を構成し、第１の差動増幅回路のトランジスタＱ１
．Ｑ２の各ベース端子に対し並列に接続され、抵抗Ｒ６
，Ｒ７，Ｒ８とＲ１，Ｒ２゜Ｒ３及び負荷抵抗Ｒ９とＲ
，、Ｒ５は全く同一値か、又はある一定の比を持った関
係に保たれている。
Ｒ７、ＲＢ 、 Ｒｇは第２図で示した第２の差動増幅
回路を構成し、第１の差動増幅回路のトランジスタＱ１
．Ｑ２の各ベース端子に対し並列に接続され、抵抗Ｒ６
，Ｒ７，Ｒ８とＲ１，Ｒ２゜Ｒ３及び負荷抵抗Ｒ９とＲ
，、Ｒ５は全く同一値か、又はある一定の比を持った関
係に保たれている。
負荷抵抗Ｒ９に取り出された出力信号は、コンデンサＣ
１を介して前！増幅器４へ帰還されており、１（ｉｏは
直流バイアスを与えるための抵抗、抵抗Ｒ１□、Ｒ１□
コンデンサＣ２は前置増幅器４へ直流帰還を施す回路で
あって、ダブルバランス型スイッチング回路の入力トラ
ンジスタＱ１へ増幅された信号とバランスした直流バイ
アスを供給している。
１を介して前！増幅器４へ帰還されており、１（ｉｏは
直流バイアスを与えるための抵抗、抵抗Ｒ１□、Ｒ１□
コンデンサＣ２は前置増幅器４へ直流帰還を施す回路で
あって、ダブルバランス型スイッチング回路の入力トラ
ンジスタＱ１へ増幅された信号とバランスした直流バイ
アスを供給している。
第３図で抵抗ＲＩＯの値を負荷抵抗Ｒ９に対して十分大
きく選べば負荷抵抗Ｒ０に取り出される出力信号は、は
ぼ１００％負帰還をかけたことになり、入力信号と等し
い信号レベルとなる。
きく選べば負荷抵抗Ｒ０に取り出される出力信号は、は
ぼ１００％負帰還をかけたことになり、入力信号と等し
い信号レベルとなる。
従ってトランジスタＱ１への入力信号レベルは第２の差
動増幅回路の電圧利得によって決まり、ダブルバランス
型スイッチング回路の各チャンネル出力として得られる
出力信号レベルは、抵抗マトリクスＲ７，Ｒ２，Ｒ３と
Ｒ６，Ｒ７，Ｒ８及び負荷抵抗Ｒ４，Ｒ６とＲ９との相
互の抵抗比の関係により設定することができる。
動増幅回路の電圧利得によって決まり、ダブルバランス
型スイッチング回路の各チャンネル出力として得られる
出力信号レベルは、抵抗マトリクスＲ７，Ｒ２，Ｒ３と
Ｒ６，Ｒ７，Ｒ８及び負荷抵抗Ｒ４，Ｒ６とＲ９との相
互の抵抗比の関係により設定することができる。
第４図は本発明の他の一実施例を示したもので、交流信
号と直流バイアスとを同時に負帰還させる方式であり、
部品点数、特にコンデンサを節減し、ＩＣ化を図った場
合に非常に効果的な構成となるものである。
号と直流バイアスとを同時に負帰還させる方式であり、
部品点数、特にコンデンサを節減し、ＩＣ化を図った場
合に非常に効果的な構成となるものである。
第２の差動増幅器の負荷抵抗に相当する部分を抵抗Ｒ９
，ＲｌＢ及びトランジスタＱ９１Ｑ１ｏよりなる定電流
回路に置き換え、トランジスタＱＩＯのコレクタに接続
された抵抗Ｒ１４に極性反転された出力信号を取り出し
て、これを抵抗Ｒ１５を介して前置増幅器４の一方の入
力端子へ直結で帰還させている。
，ＲｌＢ及びトランジスタＱ９１Ｑ１ｏよりなる定電流
回路に置き換え、トランジスタＱＩＯのコレクタに接続
された抵抗Ｒ１４に極性反転された出力信号を取り出し
て、これを抵抗Ｒ１５を介して前置増幅器４の一方の入
力端子へ直結で帰還させている。
前置増幅器４の他方の入力端子には抵抗Ｒ１□を介して
トランジスタＱ２のベースバイアスと等しい直流電圧が
印加されているので、トランジスタＱ１のベースには、
前記定電流回路と抵抗Ｒ１４１Ｒ６１Ｒ７１Ｒ８の抵抗
比で決まる直流帰還のかかったバイアス電圧が加えられ
る。
トランジスタＱ２のベースバイアスと等しい直流電圧が
印加されているので、トランジスタＱ１のベースには、
前記定電流回路と抵抗Ｒ１４１Ｒ６１Ｒ７１Ｒ８の抵抗
比で決まる直流帰還のかかったバイアス電圧が加えられ
る。
トランジスタＱ１への入力信号レベルは、第２の差動増
幅回路の電圧利得と前記増幅器の入力端子に接続された
抵抗Ｒ１５１Ｒ１６によって設定され、ダブルバランス
型スイッチング回路の各チャンネル出力として得られる
出力信号レベルは、Ｒ１５＞Ｒ１４１Ｒ１３−Ｒ９とす
れば第３図の場合と同様に抵抗マトリクスＲ１，Ｒ２，
Ｒ３とＲ６，Ｒ７，Ｒ８及び負荷抵抗Ｒ，４，Ｒ５とＲ
１４との相互の抵抗比の関係により決定される。
幅回路の電圧利得と前記増幅器の入力端子に接続された
抵抗Ｒ１５１Ｒ１６によって設定され、ダブルバランス
型スイッチング回路の各チャンネル出力として得られる
出力信号レベルは、Ｒ１５＞Ｒ１４１Ｒ１３−Ｒ９とす
れば第３図の場合と同様に抵抗マトリクスＲ１，Ｒ２，
Ｒ３とＲ６，Ｒ７，Ｒ８及び負荷抵抗Ｒ，４，Ｒ５とＲ
１４との相互の抵抗比の関係により決定される。
以上本発明を適用すれば、ダブルバランス型スイッチン
グ回路の差動増幅段で発生していた非直線歪の大幅な改
善が可能であり、負帰還効果による増幅器としての特性
の安定性の向上とともに非常に高性能のＦＭマルチプレ
ックス復調回路を得ることかできる。
グ回路の差動増幅段で発生していた非直線歪の大幅な改
善が可能であり、負帰還効果による増幅器としての特性
の安定性の向上とともに非常に高性能のＦＭマルチプレ
ックス復調回路を得ることかできる。
尚、本発明はＦＭＭＰＸ復調回路のみに限定さレス、ダ
ブルバランス型スイッチング回路を有する信号処理回路
において負帰還を施す場合にも適用される。
ブルバランス型スイッチング回路を有する信号処理回路
において負帰還を施す場合にも適用される。
第１図はダブルバランス型スイッチング回路の基本回路
接続図、第２図は本発明の基本的な回路構成を説明する
ためのブロック図、第３図と第４図は本発明の具体的な
実施例を示す回路接続図である。 Ｑｌ 〜Ｑ１ｏ・・・・・トランジスタ、Ｒ１〜Ｒ０７
・・・・・・抵抗、１・・・・・・第１の差動増幅回路
、２・・・・・・スイッチング回路、３・・・・・・第
２の差動増幅回路、４・・・・・・前置増幅器。
接続図、第２図は本発明の基本的な回路構成を説明する
ためのブロック図、第３図と第４図は本発明の具体的な
実施例を示す回路接続図である。 Ｑｌ 〜Ｑ１ｏ・・・・・トランジスタ、Ｒ１〜Ｒ０７
・・・・・・抵抗、１・・・・・・第１の差動増幅回路
、２・・・・・・スイッチング回路、３・・・・・・第
２の差動増幅回路、４・・・・・・前置増幅器。
Claims (1)
- Ｉ ＦＭステレオ複合信号を受けこの信号の増幅出力
を出力する入力回路と、該入力回路の出力を受は副搬送
波信号により復調出力を得るスイッチング回路とを有す
るＦＭステレオ復調回路において、前記入力回路と実質
的に同じ構成を有し且つ前記入力回路に並列に接続され
た付加回路と、増幅器とをさらに設け、該増幅器を介し
て前記ＦＭステレオ複合信号を前記入力回路および前記
付加回路のそれぞれに供給し、前記付加回路の前記ＦＭ
ステレオ複合信号に対する増幅出力を前記増幅器へ負帰
還したことを特徴とするＦＭステレオ復調回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15528275A JPS5934021B2 (ja) | 1975-12-25 | 1975-12-25 | Ｆｍ ステレオフクチヨウカイロ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15528275A JPS5934021B2 (ja) | 1975-12-25 | 1975-12-25 | Ｆｍ ステレオフクチヨウカイロ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5278303A JPS5278303A (en) | 1977-07-01 |
| JPS5934021B2 true JPS5934021B2 (ja) | 1984-08-20 |
Family
ID=15602481
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15528275A Expired JPS5934021B2 (ja) | 1975-12-25 | 1975-12-25 | Ｆｍ ステレオフクチヨウカイロ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5934021B2 (ja) |
-
1975
- 1975-12-25 JP JP15528275A patent/JPS5934021B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5278303A (en) | 1977-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| RU94029890A (ru) | Комбинация детектора и частотноизбирательного фильтра | |
| US3153203A (en) | Transistorized symmetrical differential alternating current amplifier | |
| EP0014095B1 (en) | Pnp output short circuit protection | |
| JPH0132566B2 (ja) | ||
| US3838210A (en) | Automatic gain control system and amplifier of controllable gain | |
| US4390746A (en) | Stereo signal demodulator having an improved separation characteristic | |
| US3725800A (en) | Agc network | |
| US4038681A (en) | Chroma-burst separator and amplifier | |
| JP2630787B2 (ja) | ステレオ復調回路 | |
| US3688129A (en) | Signal control circuit | |
| US3673505A (en) | Synchronous demodulator employing a common-base transistor amplifier | |
| US4025870A (en) | Low distortion amplifier having high slew rate and high output impedance | |
| FI73565C (fi) | Behandlingsanordning foer en faergdifferenssignal. | |
| JPS6311774Y2 (ja) | ||
| JPS6311775Y2 (ja) | ||
| US3679982A (en) | Synchronous demodulator employing transistor base-emitter clamping action | |
| JPS62224103A (ja) | 電力増幅器 | |
| JP3113147B2 (ja) | フィルタ装置 | |
| JPS62161204A (ja) | 増幅装置 | |
| JPS6258169B2 (ja) | ||
| JPH0352027Y2 (ja) | ||
| KR950006344Y1 (ko) | 하이패스 리미터회로 | |
| JPS5929371Y2 (ja) | クオ−ドラチヤ−検波増幅回路 | |
| JPS628571Y2 (ja) | ||
| JPS6221301B2 (ja) |