JPS5935497A - 銅張り積層板 - Google Patents

銅張り積層板

Info

Publication number
JPS5935497A
JPS5935497A JP14649582A JP14649582A JPS5935497A JP S5935497 A JPS5935497 A JP S5935497A JP 14649582 A JP14649582 A JP 14649582A JP 14649582 A JP14649582 A JP 14649582A JP S5935497 A JPS5935497 A JP S5935497A
Authority
JP
Japan
Prior art keywords
copper
expansion coefficient
linear expansion
insulating layer
laminated board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14649582A
Other languages
English (en)
Inventor
山岸 良三
清宮 新一郎
渡辺 茂隆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP14649582A priority Critical patent/JPS5935497A/ja
Publication of JPS5935497A publication Critical patent/JPS5935497A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Laminated Bodies (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は半導体を高密度に実装するプリント基板として
使用される銅張り積層板に関するものである。
■0が開発されて以来Dual−Inline−Pac
kage(DIP)が標準的な実装法として採用されて
きた。
しかし近年電子機器の小型化、薄型化に伴い半導体チッ
プの基板への搭載も高密度化が要求されている。DIP
では素子面積に対する製品全体の形状が大きすぎ、外部
リード数の多い・ξツケージでは、外部すh%が大きな
面積を占めるとともに、取り扱いにくさなどが問題とな
っている。
このためり−ルスの実装法としてチップキャリアが急速
に普及し始めてきた。従来のガラスエポキシプリント基
板などは熱放散性が悪いので、高密度化したチップを塔
載したチップキャリアを接合すると、チップからの発熱
を如何に放散させるかが重要な問題になっている。この
ためアルミや鋼の金属板を絶縁して銅箔を張り付けた金
属基板を使うことも試みられるようになってきた。
チップキャリアはアルミナ製のセラミックで、プリント
基板にはハンダで接合される。しかし従来のプリント基
板とチップキャリアは熱膨張係数が大きく異なるため、
厳しい温度サイクルが加わると接続個所で・・ンダにク
ラックが発生し、断線や剥離などの故障が発生した。
このためチップキャリアに適合するような高熱伝導性と
熱膨張係数を持つ基板の開発が望まれている。
本発明の目的は従来のプリント基板の欠点を解消し、高
熱伝導性で熱膨張係数が適合したチップキャリア用の銅
張シ積層板を提供することにある。
すなわち本発明の要旨は高熱伝導性の積層基板として、
線膨張係数が4−10X 10−6tan/lan ℃
ノ金属基板上に線膨張係数がlθ〜20 X 10−6
tan/lan℃で厚さ50〜2oopmのガラス以外
の無機物充填強化樹脂からなる絶縁層を設けたものを用
いたことにある。
前記金属基板としては線膨張係数が上記範囲にある例え
b合金、クララ1材、繊維強化金属などが用いられる。
アルミナ製のチップキャリアは熱膨張係数が7〜8 X
 10 ”−’ mm/mm ’C程度であシ、前記金
属基板の線膨張係数が上記節・囲にあれば接合するハン
ダはヒートサイクル時のストレスが小さくヒートサイク
ルによってクラックを発生しない。
前記絶縁層の線膨張係数は10 X 10 ”−’ m
m/mm ℃未満では樹脂が硬質なだめ製造および取扱
いが困難であり、20 X I O’−’ mm/rr
an ℃を越えると金属基板の固定効果が不十分となり
複合材料としての線膨張係数がチップキャリアのそれと
適合しない。
まだ、前記絶縁層は厚さ50μm未満では電気的特性特
に耐電圧が低く、200μmを越えると熱伝導性が低下
する。
次に実施例を説明する前に添付図面により本発明銅張り
積層板の使用態様を説明すると、■は金属基板、2は無
機絶縁材料を高充填した樹脂からなる絶縁層、3は銅箔
であり、これらは互いに接着一体化されて積層構造とな
っている。鋼箔3は配線用回路を形成し、この上に予め
シリコンチップ6を接着一体化したセラミックチップキ
ャリア5がハンダ4により接合一体化される。このよう
にして銅張り積層板上にチップキャリアが塔載され、半
導体の実装が行なわれる。
以下本発明の詳細な説明する。
線膨張係数が9.5 X 10−’ ttrm/■℃で
厚さ1.5鮒のクララP材(An/42%N i −F
 c合金/ A 11 )に、線膨張係数が12 X 
10−’ mn/mm ℃で厚さ75μmの無機絶縁材
料を高充填したエポキシベース樹脂を接着一体化し、さ
らにその上に銅箔を接着一体化した積層板を作成した。
この積層板を用いて銅箔上に92%Pb−5%5n−3
%Agハンダでチップキャリアを接合し、−65℃〜1
25℃のヒートサイクルを繰シ返したが1000回の熱
衝撃に対しても異常に認められなかった。放熱特性は6
5℃/Wであった。なお放熱特性の測定は5×8副の面
積の35μm厚の銅張り積1−板の中央に100Ωのチ
ップ抵抗をハンダ付けして、IWの4カを消費させた時
の温度上昇を測定したものである。
以上のように本発明の銅張り積層板は、線膨張係数が4
〜10 X 10”−’ mm/mm ℃  の金属基
板上に線膨張係数がlO〜20X10−’咽/諭℃で厚
さ50〜200μmのガラス以外の無機物充填強化樹脂
からなる絶縁層を設け、その上に配線用の銅箔を張り付
けたことから、熱膨張係数がチップキャリアのそれに適
合しかつ高熱伝導性を有するだめ、ヒートサイクル時に
ハンダ接合部において受ける応力を小さくし、その疲労
寿命を延長して健全なる半導体製品を得ることができる
効果がある。
【図面の簡単な説明】
図は銅張り積層板にチップキャリアをハンダ接   ′
合した状態を示す断面図である。 ■・・・金属基板、2・・絶縁層、3・銅箔、4・・・
ハンダ、5・・・セラミックチップキャリア、6・・・
シリコンチップ。

Claims (1)

    【特許請求の範囲】
  1. (1)  、!ili!膨張係数が4〜l0XIO”咽
    /++Il+1℃の金属基板上に、線膨張係数が10〜
    20X 10−’ ttan/■iで厚さ50〜200
    μmのガラス以外の無機物充填強化樹脂からなる絶縁層
    を設け、該絶縁層上に配線用の銅箔を張り付けてなる′
    ことを特徴とする銅張り積層板。
JP14649582A 1982-08-24 1982-08-24 銅張り積層板 Pending JPS5935497A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14649582A JPS5935497A (ja) 1982-08-24 1982-08-24 銅張り積層板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14649582A JPS5935497A (ja) 1982-08-24 1982-08-24 銅張り積層板

Publications (1)

Publication Number Publication Date
JPS5935497A true JPS5935497A (ja) 1984-02-27

Family

ID=15408911

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14649582A Pending JPS5935497A (ja) 1982-08-24 1982-08-24 銅張り積層板

Country Status (1)

Country Link
JP (1) JPS5935497A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022176448A1 (ja) * 2021-02-18 2022-08-25 住友ベークライト株式会社 熱硬化性樹脂組成物、パワーモジュール用基板およびパワーモジュール

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022176448A1 (ja) * 2021-02-18 2022-08-25 住友ベークライト株式会社 熱硬化性樹脂組成物、パワーモジュール用基板およびパワーモジュール
JPWO2022176448A1 (ja) * 2021-02-18 2022-08-25

Similar Documents

Publication Publication Date Title
US6262477B1 (en) Ball grid array electronic package
CN1148792C (zh) 使用柔性环氧树脂将散热器直接固定到芯片载体
JPS58188185A (ja) 改良印刷回路板
JPH03195053A (ja) インバータ装置
JP2903013B2 (ja) 金属基板を含む回路パッケージ及び実装方法
JPS5935497A (ja) 銅張り積層板
JPH06334286A (ja) 回路基板
KR20240166184A (ko) 반도체 패키지 및 이의 제조방법
JPS5935496A (ja) 銅張り積層板
JP2521624Y2 (ja) 半導体装置
JPS61137349A (ja) 半導体装置
JP2001135753A (ja) 半導体モジュール用基板及びその製造方法
JP4667154B2 (ja) 配線基板、電気素子装置並びに複合基板
JPS6010633A (ja) 半導体装置
JPH07235633A (ja) マルチチップモジュール
JPH08222670A (ja) 半導体素子搭載用パッケージ
JPH0430439A (ja) ベアチップの実装構造
JPS58125859A (ja) 半導体装置
JP4071893B2 (ja) 配線基板およびその実装構造
JPH039341Y2 (ja)
JPH0864711A (ja) 半導体用パッケージ
JPS59167090A (ja) 印刷配線基板
JP2515671Y2 (ja) 半導体素子収納用パッケージ
JPH05109823A (ja) 配線用基板
JPS63261778A (ja) プリント配線板