JPS5935566A - スイツチング電源装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、トランジスタを可聴周波数以上の繰り返し周
波数でスイッチ動作させることによシ、電力の伝達を行
うスイッチング電源装置に関するものである。

従来例の構成とその問題点 第１図は従来のスイッチング電源装置のパワ一段、ドラ
イブ段の回路の一例であシ、１はトランス、Ｗ　はトラ
ンス１の一次巻線、Ｗ２はトランス１の二次巻線であり
、出力整流回路へ接続されている。２は主トランジスタ
であり、そのコレクタは一次巻線Ｗ１に接続されエミッ
タは接地されている。主トランジスタ２のべ〜スにエミ
ッタが接続されたＮＰＮ型のトランジスタ３のコレクタ
は抵抗４を介して正極性のバイアス電源５に接続されて
いる。主トランジスタ２のベースにエミッタが接続され
たＰＮＰ型のトランジスタ６のコレクタは負極性のバイ
アス電源７に接続されている。

トランジスタ３と６とのベースはともに抵抗８を介して
一次巻線ＶＶ１（！：ともに、入力電源端子９に接続さ
れ、かつエミッタがバイアス電源７に接続されたＮＰＮ
ｑのトランジスター０のコレクタに接続されている。ト
ランジスタ１００ベースとエミッタとはトランジスター
０の保護用のダイオード１１と抵抗１２との連列回路に
よシ接続されている。またトランジスター０のベースは
コンデンサ１３と抵抗１４との直列回路を介して、電源
端子９に接続されている。コンデンサ１３と抵抗１４と
の接続点はエミッタが接地されたＮＰＮ型のトランジス
タ１５のコレクタに接続されている。なお１６は入力電
源端子である。

トランジスタ１５のベースにパルス（ａ）のヨウナハル
スを印加すると、トランジスタ１５のベースがハイレベ
ルでは主トランジスタ２Ｖｉオンとなり、トランジスタ
１５のベースがローの時は主トランジスタ２はオフとな
る。主トランジスタ２のベースに逆バイアスを印加する
ことにより、蓄積時間ターンオフ時間を短縮することが
でき、また主トランジスタ２のコレクタ、エミッタ間耐
圧を向上させることができ、スイッチング電源の性能が
著しく向上することは一般的に知られている。そこで第
１図のように主トランジスタ２のドライブ用のバイアス
電源として正極性のバイアス電源５の他に負極性のバイ
アス電源７を設置し、その正極性のバイアス電源５と負
極性のバイアス電源７との間にＮＰＮ型のトランジスタ
３とＰＮＰ型のトランジスタ６とをトーテムポール型に
配置し、トランジスタ１６のベースに印加するノくルス
がローの時、トランジスタ２のベースに負電圧を印加す
ることにより主トランジスタ２に逆ノくイアスを印加す
ることができる。この回路の欠点としては、負極性のバ
イアス電源７が必要なことであシ、入力が正極性の電源
であるので負極性の電源を得るためには、トランス１に
負極性の電源用の巻線が余分に必要であり、また整流り
路も必要となる。

もうひとつの欠点は主トランジスタ２のドライブ回路（
トランジスタ３，６，１０．抵抗４，８で構成される）
のコモンラインの電位と接地の電位え負極性のバイアス
電源７の電圧分だけ異なるためコンデンサ１３．抵抗１
２．ダイオード１１で構成されるレベルシフト回路が必
要となる。この場合のダイオード１１は、コンデンサ１
３を使用することにより発生ず・ろ過大な逆電圧によ、
Ｉトランジスタ１０が破壊するのを防止するものである
。

以上のように従来のスイッチング電源装置は主トランジ
スタ２に逆バイアスを印加するために、必要な部品点数
が多なり、またトランス１の巻線Ｗ１またはＷ２の複雑
化によってコストアップおよび信頼性の低下を招くとい
う問題点があった。

第２図は第１図の回路から負極性のバイアス電源７を除
き、トランジスタ３および６のエミッタと主トランジス
タ２のベースとの間に、コンデンサ１７と抵抗１８との
並列回路を接続したものである。この回路は主トランジ
スタ２のドライブ用の、負極性のバイアス電流を必要と
しない、従来の逆バイアス印加法の一例であシ、コンデ
ンサ１７は一般にスピードアップコンデンサと呼ばれて
いる。そして第３図（へ、　（Ｅ）　、　（Ｃ１は、第
２図の回路のコンデンサ１７と抵抗１８との時定数をパ
ルスの繰り返し周期よりも大きく設定した時の、主トラ
ンジスタ２のベースに印加されるベース、エミッタ間の
電圧■ＢＥの波形を図示したものである。

第３図（へは第２図の入力パルスＧｌ）のデユティサイ
クルが小さい場合の電圧ｖＢＥ波形であり、第３図（Ｂ
）は入力パルス（ａ）のデユティサイクルが大きい場合
の電圧ｖＢＥ波形である。主トランジスタ２のベースに
印加される逆バイアスは、第３図（Ａ）、（Ｂ）のよう
に入力パルス（ａ）のデユティサイクルに比例して変化
する。これはコンデンサ１７に充電される電圧が、主ト
ランジスタ２のドライブ回路（トランジスタ３，６およ
び抵抗４によシなる回路）よシ供給されるパルス電流の
積分値に比例することに起因するためである。また、入
力パルス（尋のデユティサイクルが同じであっても、正
極性のバイアス電源６の電圧が変動すれば、主トランジ
スタ２のドライブ回路の出力電流も比例して変動し、逆
バイアス電圧は比例して変動してしまう。現実には正極
性のバイアス電源５が単独で設けであるのではなく入力
電源９を正極性のバイアス電源として使用したりトラン
ス１にバイアス用巻線（図示しない）を設け、それを整
流したものを正極性のバイアス電源として使用したシす
るので、入力電源９の電・圧が低下すれば、逆バイアス
電圧も第３図（りのように比例して低下してしまう。

第４図（４，β）は第２図のコンデンサ１７と抵抗１８
との時定数をパルスのくシ返し周期よシ小さく設定した
場合の主トランジスタ２のベース、エミッタ間の電圧ｖ
ＢＥの波形を図示したものである。　　′この場合は入
力パルス（ａ）のデユティサイクルの逆バイアスのピー
ク値に対する影響がほとんどない。

しかし逆バイアスのピーク値は次式で表わされるので正
極性のバイアス電源の電圧に比７例してし１う。

すなわち第３図（Ｂ）、（Ｑと同様にし入力電圧が低下
した場合、逆バイアス電圧のピーク値は集４図の（８）
から（Ｂ）へと変動してしまう。

このように入力端子９の電圧の変動、入力／＜ルス（ａ
）のデユティサイクルの変動により逆バイアス電圧が変
動してしまう。一般に主トランジスタ２のコレクタ開放
時のエミッタ、ベース間耐圧ｖＥＢＯは比較的低い（ｓ
Ｖ〜７Ｖ）ので、逆バイアス電圧が大きく変化する第２
図の回路では光分な逆ノくイアスが印加できないという
欠点があった。

またスイッチング電源装置の要求としては入力パルスの
デユティサイクルが小さい時はどより蓄積時間を短くす
る必要があり、そのためにはより大きな逆バイアスを印
加する必要がある。それに対し第３図の動作では、入力
パルスのデユティサイクルが小さい時には、逆バイアス
はほとんど印加されない状態であり致命的な欠陥と言え
る。

また第４図の動作では、主トランジスタ２がオフの状態
全ての領域にわたって逆バイアスがかかっておらず、オ
ンからオフに移る過渡期のみである。

そのため主トランジスタ２のコレクタ；エミッタ間耐圧
は、ベース開放時のコレクタ、エミッタ間耐圧ｖｃＥｏ
で評価する必要がある。またトランジスタ６のコレクタ
、エミッタ間の電圧は０．７　Ｖ程度以下になるので、
トランジスタ６のコレクタエミッタ間はほぼ開放状態に
なるから、トランジスタ６のコレクタ、エミッタ間に抵
抗を挿入した場合を考えてもｖＣＥＲで評価する必要が
ある。すなわちコレクタ、エミッタ間の耐圧から考えた
場合、第４図の動作は逆バイアスがかかつていないのと
同じである。

発明の目的 本発明は上記欠点に鑑み、従来よシ非常に少ない素子数
で、主トランジスタのベースに逆バイアスを与えること
ができ、かつ構成素子の多くがモノリシックＩＣ化し易
いスイッチング電源装置を提供するものである。

発明の構成 上記目的を達成するために、本発明は２個のトランジス
タをコレクタまたはエミッタによって電源に直列接続し
、その２個のトランジスタのベースには、その２個のト
ランジスタを交互にオン。

オフさせるパルスを入力し、その２個のトランジスタの
接続点と主トランジスタのベースとの間には定電圧素子
とコンデンサとの並列回路を接続した構成としたもので
ある。

このように構成したことにょシ、コンデンサの容量があ
る程度大きな場合、定電圧素子によって定まる電圧によ
ってコンデンサは充電され、そのコンデンサによって主
トランジスタの逆バイアスが印加される。その結果主ト
ランジスタの逆バイアスは定電圧素子のみによって定ま
り、入力パルスのデユティサイクルの変動には影響を受
けない。

また同様の理由で、主トランジスタの逆バイアスは入力
電源の電圧変動に対しても、影響を受けないので、定電
圧素子の選択によって主トランジスタのエミッタベース
間耐圧にほぼ等しい逆バイアスを印加することができ、
従来のスイッチング電源装置より簡単な回路で主トラン
ジスタのベースに最良の逆バイアス電圧を常に印加する
ことができ、最良の条件のもとて主トランジスタを可聴
周波数以上の繰り返し周波数でスイッチ動作させること
ができる。

実施例の説明 以下本発明の一実施例におけるスイッチング電源装置に
ついて図面とともに説明する。

第５図は本発明の一実施例におけるスイッチング電源装
置要部の電気回路図であシ、図において１は一次巻＠’
ＶＶ１と二次巻ａＷ２とを有するトランス、２は主トラ
ンジスタ、５は正極性のバイアス電源である。１９はコ
レクタがノくイアスミ源５に接続されたＮＰＮ型のトラ
ンジスタ、２ｏはコレクタがトランジスタ１９のエミッ
タに接続され、エミッタが主トランジスタ２のエミッタ
とともに入力電圧の電源端子１６に接続されたＮＰＮ型
のトランジスタであるそしてトランジスタ１９のエミッ
タおよびトランジスタ２ｏのコレクタと、主トランジス
タ２のベースとの間にはコンデンサ２１と定電圧素子２
２との並列回路が接続しである。

トランジスタ１９のベースには、ノ（ルス（ａ）のよう
なパルスを印加し、トランジスタ２００ベースには、パ
ルス（埒のようにパルス（ａ）が７・イのときにはロー
、ローのときにはノ・イになるような逆のノくルスを印
加する。その結果、トランジスタ１９のベースがハイレ
ベルの時にはトランジスタ１９がオン、トランジスタ２
０がオフで主トランジスタ２には順バイアスが印加され
同時にコンデンサ２１には定電圧素子２２で決まる電圧
まで充電が行わレル。トランジスタ１９のベースがロー
レベルになるとトランジスタ１９はオフ、トランジスタ
２０はオンで、主トランジスタ２にはコンデンサ２１に
充電された電圧だけ逆バイアスを印加することができる
。主トランジスタ２のベース電圧波形を第６図（（ハ）
、倶）に示す。第６図に）は入カッζルス（ａ）。

（１））のデユティサイクルが小さい場合、第６図ＣＢ
）は入力パルス（ａ）　、　（ｂ）のデユティサイクル
が大きい場合の波形を示す。本実施例の回路では、逆ノ
（イアスミ圧はコンデンサ２１の容量がある程度以上太
きければ定電圧素子のみにより決定されるので、入力パ
ルス←）、（埒のデユティサイクルの変動に対して第６
図のように逆バイアス電圧に変動がない。

また入力電源の電圧変動に対しても影響がないので、常
に主トランジスタ２のコレクタ開放時のエミッタベース
間耐圧ｖＥＢｏぎりぎりまで逆）くイアス印加すること
ができる。また主トランジスタ２のコレクタ、エミッタ
間の耐圧はベースに逆ノ（イアスを印加した場合のコレ
クタ、エミッタ間耐圧ｖｃＥＸとなり、同時に安全動作
領域も広くなる。

トランジスタによっては逆バイアスをかけ過ぎると安全
動作領域が狭くなるものもあるが、本実施例の場合、定
電圧素子の電圧を選択することにより最良の条件にする
ことができる。

このように本実施例は従来の回路に比べて非常に少ない
部品点数で、安価に、在トランジスタのターンオフ特性
、コレクタエミッタ耐圧、安全動作領域において、トラ
ンジスタ発揮でき得る最高に近い性能を引き出すことが
できる。

第７図は本発明の一実施例に′おけるスイッチング電源
装置の電気回路図であり、発振器２４から送られたパル
スは、パルス幅変調器２３によりパルスのオン、オフ間
隔が定められて、電流制限用抵抗４とともに入力電源の
電源端子９に直列接続されたトランジスタ１９．２０は
交互にオン、オフする。２７は主トランジスタ２のコレ
クタ、エミッタ間逆電圧保護ダイオードであり、２８は
スナバ−用コンデンサ、２９はスナバ−用抵抗である。

そして出力電圧は２次側整流ダイオード３０およびフィ
ルターコンデンサ３１を介して出力）端子３６と３６と
から出力される。抵抗３２と３３とは出力電圧分圧用の
抵抗であり、抵抗３２と３３とによって分圧された出力
電圧は、基準電源２６の電圧と誤差増幅器２５によって
比較される。そして出力端子３６と３６とから常に一定
の出力電圧が出力されるように誤差増幅器２５はパルス
幅変調器２３かも送られるパルスを補正する構成である
。

第７図に示す回路は一般的なフライバック型のスイッチ
ング電源回路であシ、この場合主トランジスタ２のドラ
イブ用の正極性バイアス電源として入力電源を便用して
いるが、第６図の説明と同様の理由で主トランジスタ２
への逆バイアス′岨圧は、入力電源の変動に影響されな
い。

第８図は本発明の他の実施例におけるスイッチング′電
源装置の回路図で、第７図のスイッチング電源装置と異
なり、トランス１にバイアス用巻線Ｗ３を巻回し、その
出力をダイオード３７で整流し主トランジスタ２のドラ
イブ用の正憾性バイアス電源としている。その結果第７
図のスイッチング電源回路に比べて、抵抗４の消費電力
を落とすことができる。なお、抵抗３８は起動電流を流
すための抵抗である。

第９図はコレクタ電流帰還ベースドライブ方式に応用し
た例であり、主トランジスタ２のコレクタ電流をカレン
トトランス４３を介して流すと吉により、コレクタ電流
に比例した電流源を得、その電流をダイオード３７で整
流し、主トランジスタ２のドライブ用の正極性のバイア
ス電源としている。この回路であると、主トランジスタ
２には必要以上のベース電流が流れないようにすること
が可能であり、スイッチングロスを少なくすることがで
き、スイッチングスピードを上げることができる。なお
りレントトランス４３は主トランジスタ２のエミッタに
設けた場合も、言うまでもなく同様の効果を有する。

第１ｏ図はチョッパ型スイッチング電源に応用した例で
あり、４０はチョークインダクター、４１はフライホイ
ールダイオード、４２はフィルタコンデンサである。こ
の場合主トランジスタ２．トランジスタ１９，２０ばと
もにＰＩＮＰ型であるが、トランジスタ１９．２０はＮ
ＰＩＮ型でも構成可能である。

なお第１図に示す従来のスイッチング電源装置は、パワ
一段以外をモノリシックＩＣ化する場合コモンラインの
電位がドライブ段とそれより前段では岑なるため、破線
１４て示した部分より前段しかＩＣ化不可能である。と
ころが本考案の礪合第７図〜第１０図の破、、腺３４で
示す部分がモノリシックＩＣ化可能である。

発明の効果 以上のように本発明は、２個のトランジスタをコレクタ
またはエミッタによって電源に直列接続し、その２個の
トランジスタのベースには、その２個のトランジスタを
交互にオン、オフさせるパルスを入力し、その２個のト
ランジスタの接続点と主トランジスタのベースとの間に
は、定電圧素子とコンデンサとの並列回路を接続するこ
とにより従来ドライブ段のＩＣ化が不可能であっ庭のに
対してドライブ段をも含めてワンチップＩＣ化が可能で
あり、部品数の少ない簡単な構成の逆バイアス回路とあ
いまって、小型、軽量で高効率のスイッチング電源を安
価に供給することができる。

【図面の簡単な説明】

第１図は従来のスイッチング電源装置の電気回路図、第
２図は同装置の要部の電気回路図、第３図、第４図は同
装置の動作を説明する波形図、第６図は本発明の第１の
実施例におけるスイッチング電源装置の要部の電気回路
図、第６図は同装置の動作を説明する波形高、第７図／
／ｉ、同装置の電気回路図、第８図は本発明の第２の潰
施例におけるスイッチング電源装置の電気回路図、第９
図は本発明の第３の実施例におけるスイッチング電源装
置の電気回路図、第１０図は本発明の第４の実施例にお
けるスイッチング電源装置の電気回路図である。 ２・・・・・主トランジスタ、１９．２０・・団・トラ
ンジスタ、２１・・・・・・コンデ／す、２２・・・・
・定電圧素子。 代理人の氏名　弁理士　中　尾　敏　男　はが１名ｗＪ
　Ｚ　図 １ 第３図 第　４　図 第６図

Claims (1)

【特許請求の範囲】
1. 第１のトランジスタのコレクタ、エミッタと第２のトラ
   ンジスタのコレクタ、エミッタとを電源に直列接続し、
   前記第１のトランジスタと第２のトランジスタとのベー
   スには前記第１のトランジスタと第２のトランジスタと
   が交互にオン、オフするようにパルスを入力し、前記第
   １のトランジスタと第２のトランジスタとの接続点と主
   トランジスタのベースとの間に定電圧素子とコンデンサ
   との並列回路を接続したスイッチング電源装置。