JPS5936407A - 半導体増幅器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は半導体増幅器に係り、特に微少電圧変動を精度
よく測定する計測用増幅器に適するものである。

微少電圧を精度よく増幅する手段には、通常差動増幅器
が用いられる。仁の場合、差動増幅器を構成する一対の
回路素子の電気的特性を揃えることは勿論のことである
が、周辺回路を含め回路全体の動作条件を厳格に安定化
して、入力電圧に比例する差動増幅回路が常に得られる
よう、回路構成には％に注意を払わなければならない。

一対の回路素子の電気的特性を揃えることは、増幅器自
前を半導体集積回路装置として構成することで、技術的
には既に解決されており、特に問題とされることはない
。しかしこの場合でも、一対の回路素子として選択した
半導体装置、具体的にはトランジスタの種類如何によっ
て、回路構成を複雑にもし又簡略にもする。すなわち、
回路素子としての半導体装置の選択は、その後の回路構
成の難易と深い関わり合いを持っており、回路設計技術
上極めて重要である。

従来、これら一対の回路素子にはｎｐｎ又はｐ−ｎｐの
バイポーラ・トランジスタ或いは通常のＭ−Ｏ８形電界
効果トランジスタが用いられて来た。

しかしバイポーラ・トランジスタ、例えばｐｎｐトラン
ジスタを用いた場合には、既に周知の通りそのエミッタ
接地電流増幅率βは１０程度であり、１０μＡ程度のベ
ース電流で回路動作を行う。従ってエミッタ接地による
差動増幅回路を含む場合には、この大きなベース電流の
影響を極力排除する目的で、少くとも数個のトランジス
タ素子とこれらの動作条件を厳格に規制する安定化電源
素子とから成る複雑なベース電流補償回路を準備し、対
をなすトランジスタの夫々に、周辺回路として夫々−組
宛挿入しなければならない。又更にａｍトランジスタの
動作基点を設定するため、ダイオード及び抵抗から成る
バイアス回路の挿入もしなければならない。通常のＭＯ
８形電界効果トランジスタを用いた場合でも、電源トラ
ンジスタを構成するバイポーラ・トランジスタのための
バイアス回路は必要であるから、これらを綜合した結果
は、従来の回路素子の選択は回路構成を徒らに複雑化し
ているのみならず、種類を異にする多数の回路素子を一
つの半導体基板上に形成しなければならない難点を有す
る。このことは回路設計上決して好ましいこととは言え
ず、又半導体集積回路装置のチップ面積を増加させて製
造歩留りを低下させ、延いてはコスト高を招くなど、製
造技術−ヒからも問題点が多い。

本発明の目的は、従来の上記欠点を解決した極めて簡単
な回路構成の製造容易な半導体増幅器を提供することで
ある。

又本発明の他の目的は、回路設計及び製造を更に一層容
易ならしめた半導体増幅器を提供することである。

本発明半導体増幅器は、差動入力を受ける一対の回路素
子を、ジャンクション形電界効果トランジスタで構成し
た差動増幅器を含んで構成される。

又本発明の他の半導体増幅器は、差動増幅回路の差動入
力を受ける一対の回路素子がジャンクンコン形電界効果
トランジスタで構成され、前記差動増幅回路の基準取位
端子が、ソース接地されたジャンクション形電界効果ト
ランジスタのドレイン電流でバイアスされることを含ん
で構成される。

以下図面を参照して詳細に説明する。

第１図は本発明を微少電圧測定用半導体増幅器に実施し
た場合の一実施例を示す回路接続図で、入力段増幅回路
と出力段増幅回路とを含む。入力段増幅回路は、一対の
バイポーラ・トランジスタＱＩＩＱ２１人カ段抵抗ＲＧ
、差動増幅回路のジャンクション形電界効果トランジス
タＱ３．Ｑ４及びＱ５１Ｑ６＋ソース接地のジャンクシ
ョン形電界効果トランジスタＱ。、電流電源トランジス
タＱ７１Ｑ　ｓ　ｒ　Ｑ　９１　Ｑ　１ｏ　＋　Ｑ　１
１及びこの共通ベースバイアス台トランジスタＱ１２．
定電流電源トランジスタＱＩ３゜Ｑ１４及びこの共通ベ
ースバイアス・トランジスタ（ン１５とを含み、又出力
段増幅回路は、出力段抵抗Ｒｓ、差動増幅回路のジャン
クシ＝Ｉ／形屯界効果トランジスタＱ　＋ｅ　＋　Ｑ　
＋を及び出力トランジスタ増幅回路Ａとを夫々含む。

一対ノバイポーラ・トランジスタＱ　１．　Ｑ　２は差
動的に接続され、差動入力信号をバッファ増幅し、エミ
ッタ間に挿入された入力段抵抗Ｒ，Ｇを駆動する。

差動増幅回路のジャンクション形喧界効果トランジスタ
Ｑ８．Ｑ４及びＱｓ、Ｑｓは基準電位を共通にした対構
成で上記バッファ出力を増幅する。上記差動増幅回路の
ジャンクション形電界効果トランジスタＱ８．Ｑｓのド
レインは夫々入力段抵抗Ｒ，Ｇの一端に接続され、上記
バッファ増幅回路に対して帰還ループを形成する。この
帰還ループを形成する差動増幅回路の共通基準電位端子
には、ソース接地のジャンクション形電界効果トランジ
スタＱ。

のドレイン電流がバイアス電流Ｉ６として供給され、電
流電源トランジスタＱ７．Ｑ、８からは、バイポーラ・
トランジスタＱ、、Ｑ２にコレクタ・バイアス電流工、
又は工、が夫々供給される。又電流電源トランジスタＱ
　９　ｔ　Ｑ　ｉｏは、上記組接続されたジャンクンコ
ン形電界効果トランジスタＱ、　３．０．４及びＱ、！
。

Ｑｓの共通ソースに、バイアス電流工、又は工、。

を夫々供給しｓ　ＱＩ＋はソース接地のジャンクション
形電界効果トランジスタＱ。に動作電流を与える。又定
電流゛電源トランジスタＱｓ３＋　Ｑ１４は、バイポー
ラＯトランジスタＱ　Ｉ、　Ｑ　２のエミッタを定電流
１１３又は１１４で夫々ひき、バイアストランジスタＱ
　＋２１　Ｑ　＋ｓは夫々の電源トランジスタに共通の
ベースバイアスを与える。

出力段抵抗、Ｒ５は差動出力電流■４及びＩＳで駆動さ
れる。差動増幅回路のジャンクション形電界効果トラン
ジスタＱＣｓ　＋　Ｑ１７は出力段増幅回路の入力部を
構成し、出力段抵抗几Ｓの両端電圧を増幅する。この増
幅出力はドレイン抵抗Ｒ１６及び几！７を介し、出力ト
ランジスタ増幅回路Ａに入力される。

ここで、を流電源トランジスタＱ、及びＱｉｏから夫々
供給されるバイアス電流工９及び工１゜は、夫々ジャン
ククヨン形電界効果トランジスタＱ。

により規定されるバイアス電流■６と１：１の関係にほ
ぼ等しく設定され、又定電流′電源トランジスタＱ１３
及びＱ１４の定′ｉｌＬ流１１３及び１１４は、上記バ
イアス電流工６のほぼ１／２の関係に設定される。更に
出力段増幅回路の入力部を構成するジャンクション形′
ボ界効果トランジスタＱ１６及びＱｌ？の夫々のゲート
には、トランジスタ増幅器ｗｒＡからの負帰還及び基準
電位が夫々与えられる。

いｔ、ｎｐｎバイポーラΦトランジスタＱ１及びＱ２に
差動入力電圧が加われば、入力段の抵抗Ｒａには、この
差動入力電圧に比例する大きさの信号電流が流れる。定
電流電源トランジスタＱｌ１１及びＱ１４の定電流■□
３及び１１４は、予想される信号電流に対して充分大き
い値に設定されており、又ジャンクシ四ン形電界効果ト
ランジスタＱ３及びＱ６は夫々バイポーラ・トランジス
タＱ□又はＱ２の出力コレクタ電流によシ駆動され、上
記入力段の抵抗ＲＧを流れる電流に対し帰還ループ回路
を形成しているので、上記信号電流の大きさはジャンク
シコン形電界効果トランジスタＱａ及びＱ６に依って制
御される。

いま入力（へ）端子側だけを考えると、入力信号の到来
と共にバランスの崩れたバイポーラ・トランジスタＱ１
は、コレクタ電流を増加しジャンクション形電界効果ト
ランジスタＱ３のゲートを駆動するが、一方では電流電
源トランジスタＱ７によりコレクタ・バイアスされてい
るので、定電流電源トランジスタＱｓａは上記トランジ
スタＱ工のコレクタ電流がこのバイアス電流エフに等し
くなるまでエミッタ電流をひく。このエミッタ電流の増
加分、即ち定電流１１３との差は轟然ジャンクション形
電界効果トランジスタＱ３のドレインから供給される。

ここでジャンクション形電界効果トランジスタがＰチャ
ンネルとすると、そのゲートからバイポーラ−トランジ
スタＱ１のコレクタに流れる電流は、高々３０〜１００
　ｐＡの大きさにすぎないから、全く無視しても差支え
ない。従ってジャンクション形電界効果トランジスタＱ
３は、上記エミッタ電流の増加分のすべてを電流電源ト
ランジスタＱ９からの供給電流工９からひき、残余の電
流を対とす石同じくＰチャンネルのジャンクション形電
界効果トランジスタＱ４ｔｌ−通して、そのドレインか
ら出力段の抵抗ａＳへと流すことができる。

既に説明した通り、電流電源トランジスタＱ９から供給
する電流は、定電流１１３のほぼ２倍に設定されている
。従ってジャンクション形電界効果トランジスタＱ３は
、そのソースから入力信号に比例するトランジスタＱ□
のエミッタ電流の増加分を入力段の抵抗Ｒ，に流すと共
に、対とするジャンクシコン形電界効果トランジスタＱ
４のソースから、これに比例する大きな差動入力電圧工
。

を出力段の抵抗Ｒ８へと流す。

又入力（−＋１端子側についても全く同様のことが言え
るので、結局入力段の抵抗ＲＧには、２つのエミッタ電
流増加分の差の１／２に相当する電流が流れる。この電
流の大きさは当然入力差動電圧を抵抗Ｒ，の抵抗値で除
したものに等しい。

従って、出力段のトランジスタ増幅回路Ａから、出力段
の入力部を構成するジャンクション形電界効果トランジ
スタＱ□６への負帰還ｊｋヲ調整して、上記入力部の２
つのジャンクシ目ン形電界効果形トランジスタＱ□６及
びＱ１７の夫々のドレイン電流１１６及び１．、を等し
く設定し、出力段の抵抗Ｒ８に流れる２つの差動電流Ｉ
４と工、の差の１／２に相当する電流値を、前述の入力
段の抵抗ＲＧに流れる電流値と等しからしめれば、この
増幅器の利得Ｇは、２つの抵抗Ｒ８とＲ，の抵抗値の比
で正確に定まる。

以上は公知の微少電圧測定用半導体増幅器に本発明を実
施し、増、ｌ、ＩＩ器が最も理想的な回路条件で動作す
ることができ、入力電圧に比例する出力電圧が極めて正
確に得られることを示した。本発明がかかる回路動作を
容易になし得る理由は、差動入力を受ける一対の回路素
子をジャンクション形電界効果トランジスタで構成した
ことにあるが、これは又直接半導体増幅回路の回路構成
を極めて簡略化するうえに大きな効果があり、半導体集
積回路装置の使用回路素子数を減少して所要チップ面積
を縮減し、綜合するところ製造歩留りを大福に向上せし
め得るものである。何故ならば本発明半導体増幅器では
、バッファ入力トランジスタＱ１及びＱ２のエミッタ側
への帰還ループを構成するトランジスタの特性を補償す
るための回路全特別に設ける必要は全くない。これに対
して従来公知の微少電圧測定用半導体増幅器の如く、こ
の帰還ループを構成するトランジスタにｐｎｐバイポー
ラ・トランジスタを用いた場合には、その大きなベース
電流の影響を無視できるようＫ、その九めの補償回路ヲ
特に挿入しなければならない。即ち本発明半導体増幅器
のジャンクシロン形電界効果トランジスタＱ３．Ｑ４及
びＱｓ、Ｑｓの代わりに用いられたｐｎｐバイポーラ・
トランジスタの夫々の周辺には、少くとも数個の半導体
回路素子から成るベース電流補償回路を挿入して、電流
電源トランジスタＱ、及びＱｌ。からの引込電流の減少
を防止しなければ、微少入力電圧に正確に比例した高利
得の出力電圧を得ることはできない。

第２図はこの目的で提案されたｐｎｐバイポーラ・トラ
ンジスタのペース電流補償回路の公知の回路接続図で、
Ｑ′３及びＱ−が夫々本発明におけるジャンクション形
電界効果トランジスタＱ３及びＱ４に和尚するｐｎｐバ
イポーラ・トランジスタであり、共にその有する大きな
ベース電流につい。

て補償を要するトランジスタである。その他第１図と共
通するものは同一符号が付されている。

この一方のｐｎｐバイポーラ・トランジスタ碩ノヘース
トハッファ入力トランジスタＱｔのコレクタ間には、カ
スケードにされたエミッタホロー接続のＱｌ８とＱｌ９
の２つのバイポーラ・トランジスタと、この夫々に定電
流１１８又は１１９を供給する２つの定電流電源から成
る補償回路が挿入され、他方のｐｎｐバイポーラ・トラ
ンジスタＱ’４のベースには、このベース電流を増幅器
全体のシステムの固定電位を与える点、例えば定電流Ｉ
９を供給する電流電源トランジスタＱ９の固定バイアス
されたベースに流れ込ませるバイポーラ・トランジスタ
Ｑ２ｏｆｔ、主たる構成素子とする補償回路が挿入され
る。ｐｎｐバイポーラ・トランジスタＱ’３の補償回路
では、トランジスタＱ１ｓは信号電流とは関係なく動作
し、トランジスタＱ１９のベースを駆動して、定電流工
、からひかれるｐｎｐバイポーラ・トランジスタＱ’ｓ
のベース電流とトランジスタＱ１Ｇ及びＱ２ｏ１ｒ、通
る電流との和を、再び定電流工。に戻すリターンバスを
形成しているものである。又この他には２つのバイポー
ラ・トランジスタＱ１９とＱ２００間の電圧を固定し、
両者の動作を確実ならしめる目的の半導体ダイオードＤ
％　ｐｎＰバイポーラΦトランジスタＱ′３の変換コン
ダクタンスに実効的に限界を与え、バッファ入力トラン
ジスタＱ１のエミッタ側への帰還ループを安定化せしめ
るための抵抗Ｒ１８、更には帰還ループ全体の綜合動作
周波数帯域を改善するに必要な、コンデンサＣ及び抵抗
Ｒ１９から成る回路網の挿入が行われている。何れにせ
よｐｎｐバイポーラ・トランジスタを選択した場合のベ
ース電流の補償には、以上の通り多数の回路素子が必要
とされ、半導体集積回路装置の所要チップ面積を著しく
増大させ、増幅器の回路構成を極めて複雑化し、熱的配
慮による各素子の配置を含めた回路設計及び製造歩留り
の面から極めて大きな問題を残している。オしてや第２
図では一方の入力Ｈ端子側だけを示しており、他方の入
力（−）１端子側にも同数の回路素子を必要とするので
問題は更に倍加する。

本発明半導体増幅器は、このｐｎｐバイポーラ・トラン
ジスタに代えてジャンクション形電界効果トランジスタ
を選択したものであるが、この結果は上記のペース電流
補償回路は全く不要となり、前記実施例の微少電圧測定
用半導体増幅器の場合では、所要チップ面積を約３０ｑ
６程度縮減した半導体集積回路装置を得たのみならず、
増幅器の回路構成の著しい簡略化にも成功し、熱的配慮
を含む回路設計を容易にして、製造歩留りの大巾向上を
果たし得たものである。

又本発明半導体増幅器では、前記実施例に示した通り、
ジャンクシ１ン形電界効果トランジスタＱ３．Ｑ４及び
Ｑｓ、Ｑａの夫々から成り、対構成された２つの差動増
幅器には、同じくソース接地されたジャンクション形電
界効果トランジスタＱ。

からのバイアス電流１６で基準電圧が共通に与えられて
いる。このバイアス電流Ｉ６はジャンクション形電界効
果トランジスタ個有のドレイン電流特性を利用したもの
である。

第３図はジャンクション形電界効果トランジスタの公知
のドレイン電流特性図で、ドレイン・ソース間電圧Ｖｐ
ｓ（Ｖ）の変動に対し、ドレイン電流がほぼ一定値に飽
和している状態を示す。

本発明半導体項中ｉ器における如く、差動増幅器を構成
する回路素子及び基準電圧形成の回路素子が、全てジャ
ンクション形電界効果トランジスタに統一し得ることの
効果は、更に回路設計及び半導体集積回路としての製造
を一層容易にする。即ち回路素子の統一は回路の動作条
件設定に際し良好な整合性を与える。半導体集積回路と
しての製造に際しての有利さは特に論するまでもないこ
とである。

ジャンクシロン形電界効果トランジスタの入力インピー
ダンスが高い特性を利用すれば、高入力インピーダンス
特性の牛導体増軸器を得ることは容易である。

第４図は本発明半導体増幅器の他の実施例を示す回路接
続図で、前記第１図における入力段増幅回路と出力段の
増幅回路を入れ換えたものである。

この実施例では第１図の実施例で詳細に説明した効果の
外に、高入力インピーダンスを持つ増幅１％としての効
果が加えられる。なお付与した符号は第１図と統一して
使用した。従ってこの場合の利得もＲｓ　／　Ｒ□　　
で与えられる。

以上は本発明半導体増幅器を微少電圧測定増神器に実施
した場合について説明したが、差動増楊回路を含むもの
であれば広く一般に実施し得ることは多言を要せず明ら
かなことである。

以上詳細に説明した通り、本発明半導体増幅器によれば
、ｐｒｌノくイボーラ・トランジスタ金使用したとき生
ずるベース電流の補償回路設置問題、半導体チップの所
要面積の増大、回路構成の複雑化、製造歩留りの低下等
の全ての不都合さが解決され、簡略なる回路構成と製造
歩留りの大幅向上を果たし得る半涛体増中易器を容易に
実現することができる。

又差動増・椙回路を構成する回路素子及び基準電圧形成
の回路素子を全てジャンクション形電界効果トランジス
タに統一した場合には、これらの効果は一層顕著となる
。

更に本発明半導体増幅器を入力段に実施した場合には、
上記効果の外に鳥人力インピーターンス特性の効果をも
併せ持つ半導体チップを得ることも可能である。

【図面の簡単な説明】

第１図は本発明半導体増幅器の一実施例を示す回路接続
図、第２図はｐｎｐバイポーラ・トランジスタのベース
電流補償回路、第３図はジャンクション形電界効果トラ
ンジスタの公知のドレイン電流特性図、第４図は本発明
半導体増巾ｓ器の他の実施例を示す回路接続図である。 Ｑｌ、Ｑ２・Ｑ７・Ｑ８・Ｑ９・ＱＩＯ・Ｑｕ・Ｑｕ・
Ｑｌ３・Ｑｌ４．Ｑ□、・・・・・・バイポーラ・トラ
ンジスタ、Ｑ３　。 Ｑ４．Ｑ５．Ｑ６．Ｑ□６１Ｑ１７１ＱＯ・・・・・・
ジャンクション形電界効果トランジスタ％ＲＧ・・・・
・・入力段の抵抗、Ｒ８・・・・・・出力段の抵抗、Ｒ
？　＋　Ｒ８＋Ｒ１６＋Ｒ１□・・・・・・準電圧を与
えるバイアス電流％１１６１１１□・・・・・・ドレイ
ン電流％ｌ７１１８・・・・・・コレクシバイアス電流
、Ｉ　ｇ　＋　Ｉ　１Ｇ　＋　Ｉ　１３　＋　１１４　
”’　”’定電流電源電流、Ｑ′３゜Ｑ’ａ　・・・・
・・ｐｎｐバイポーラ・トランジスタ％　Ｑ１８＋Ｑ１
９　＋　Ｑ２０・・・・・・バイポーラ・トランジスタ
、Ｄ・・・・・・半導体ダイオード、Ｒ，８，Ｒ□、・
・・・・・抵抗、Ｃ・・・・・・コンデンサ。 第３閉

Claims (2)

【特許請求の範囲】
1. （１）差動入力を受ける一対の回路素子をジャンクショ
   ン形電界効果トランジスタで構成した差動増幅回路を含
   むことを特徴とする半導体増幅器。
2. （２）差動増幅回路の差動入力を受ける一対の回路素子
   がジャンクション形電界効果トランジスタで構成され、
   前記差動増幅回路の基準電位端子が。 ソース接地されたジャンクション形電界効果トランジス
   タのドレイン電流でバイアスされることを特徴とする特
   許請求の範囲第（１）項記載の半導体増幅器。