JPS5936826A - 定電圧発生回路 - Google Patents
定電圧発生回路Info
- Publication number
- JPS5936826A JPS5936826A JP14720982A JP14720982A JPS5936826A JP S5936826 A JPS5936826 A JP S5936826A JP 14720982 A JP14720982 A JP 14720982A JP 14720982 A JP14720982 A JP 14720982A JP S5936826 A JPS5936826 A JP S5936826A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- emitter
- base
- stage
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is DC
- G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/30—Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Electrical Variables (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
本発明は集積回路に於ける定電圧発生回路に関するもの
である。
である。
従来、この種の定電圧発生回路は第１図に示すようなバ
ンドギャップ型のものがあり、温度補償された定電正金
出力に供給していた。しかし、温度補償された出力電圧
値Ｖ。は ｌ２−（”ｂｅｌ ｖ、。２）／Ｒ３より、 ｖｏ−ｖｂ、３＋ Ｉ ２ Ｒ２ となシＶ。は約１．２ＶとなシＶ。の値は小さい。
ンドギャップ型のものがあり、温度補償された定電正金
出力に供給していた。しかし、温度補償された出力電圧
値Ｖ。は ｌ２−（”ｂｅｌ ｖ、。２）／Ｒ３より、 ｖｏ−ｖｂ、３＋ Ｉ ２ Ｒ２ となシＶ。は約１．２ＶとなシＶ。の値は小さい。
ここで、ｖｂ、１１ Ｖｂｅ２ ＋ Ｖｂｅ８はトラン
ジスタＱ１〜Ｑ３のベース・エミッタ間電圧である。
ジスタＱ１〜Ｑ３のベース・エミッタ間電圧である。
また負荷を駆動するラブナン等価回路の抵抗Ｒ６を出力
インピーダンスとすれば、Ｒｏ＝ｖｏ／■３となり大き
い。ここでＩ３は正直流電源ｖ＋！シ供給される定電流
の値である。
インピーダンスとすれば、Ｒｏ＝ｖｏ／■３となり大き
い。ここでＩ３は正直流電源ｖ＋！シ供給される定電流
の値である。
従来のバンドギャップ型定電圧回路には以上のように出
力電圧の値が小さく、出力インピーダンスが大きいとい
う欠点があった。
力電圧の値が小さく、出力インピーダンスが大きいとい
う欠点があった。
本発明の目的は各トランジスタのエミッタのべることに
よシ、正の温度係数が得られ、又独立したトランジスタ
のエミッタ・ペース電圧Ｖ Ｂ ｖ ｕ 負の温度係数
であり、且つ各抵抗の比は温度係数が零であることを利
用して回路を構成することにより上記欠点を解決し、比
較的高い電圧値が得られ、出力インピーダンスの小さい
、温度係数が零〇集積回路に適した、定電圧発生回路を
提供することにある。
よシ、正の温度係数が得られ、又独立したトランジスタ
のエミッタ・ペース電圧Ｖ Ｂ ｖ ｕ 負の温度係数
であり、且つ各抵抗の比は温度係数が零であることを利
用して回路を構成することにより上記欠点を解決し、比
較的高い電圧値が得られ、出力インピーダンスの小さい
、温度係数が零〇集積回路に適した、定電圧発生回路を
提供することにある。
本発明はコレクタは正直流電源に接続された第１の定電
流源に、エミッタは第１のトランジスタ群の第１段トラ
ンジスタのコレクタ及ヒベースに、ベースは第１の抵抗
と第２の抵抗の接続点に接続された第１のトランジスタ
と、前記第１段のトランジスタのエミッタは第２段のト
ランジスタのコレクタ及びベースに、第２段よシ最終段
のトランジスタのコレクタとベースは夫々前段のトラン
ジスタのエミッタに、最終段−のトランジスタのエミッ
タは地気に接続された第１のトランジスタ群と、第１段
のトランジスタのコレクタとベースは前記第２の抵抗の
一端に、゛−エミッタは第２段のトランジスタのコレク
タとベースに、第２段よシ最終段のトランジスタのコレ
クタとベースは夫々前段のトランジスタのエミッタに、
最終段のトランジスタのエミッタは地気に接続された第
２のトランジスタ群と、ベースは前記正直流電源に接続
された第２の定電流源と前記第１の抵抗の接続点に、コ
レクタは前記正直流電源に接続された出力用定電流源に
、エミッタは出力端子に接続された第２のトランジスタ
とを含んで構成される。
流源に、エミッタは第１のトランジスタ群の第１段トラ
ンジスタのコレクタ及ヒベースに、ベースは第１の抵抗
と第２の抵抗の接続点に接続された第１のトランジスタ
と、前記第１段のトランジスタのエミッタは第２段のト
ランジスタのコレクタ及びベースに、第２段よシ最終段
のトランジスタのコレクタとベースは夫々前段のトラン
ジスタのエミッタに、最終段−のトランジスタのエミッ
タは地気に接続された第１のトランジスタ群と、第１段
のトランジスタのコレクタとベースは前記第２の抵抗の
一端に、゛−エミッタは第２段のトランジスタのコレク
タとベースに、第２段よシ最終段のトランジスタのコレ
クタとベースは夫々前段のトランジスタのエミッタに、
最終段のトランジスタのエミッタは地気に接続された第
２のトランジスタ群と、ベースは前記正直流電源に接続
された第２の定電流源と前記第１の抵抗の接続点に、コ
レクタは前記正直流電源に接続された出力用定電流源に
、エミッタは出力端子に接続された第２のトランジスタ
とを含んで構成される。
次に本発明について図面を参照して詳細に説明する。本
発明の第１の実施例を示す第２図において、Ｑｌはコレ
クタは正直流電源Ｖ＋に接続された第１の定電流源Ｃ１
に、エミッタは第１のトランジスタ群Ｔ１の第１段のト
ランジスタＱ２１のコレクタ及びベースに、ベースは第
１の抵抗Ｒ１と第２のエミッタは第２段のトランジスタ
Ｑ２□のコレクタ及びベースに、第２段より最終段のト
ランジスタＱ２２〜Ｑｚ（ｎ−１）のコレクタとベース
は夫々前段のトランジスタＱ２□〜Ｑ２（ｎ−２）のエ
ミッタに、最終段のトランジスタＱ２（１１−１）のエ
ミッタは地気に接続された第１のトランジスタ群であり
％Ｔ２は第１段のトランジスタＱ３１のコレクタとベー
スは前記第２の抵抗Ｒ２の一端に、エミッタは第２段の
トランジスタＱ３□のコレクタとベースに、第２段よシ
最終段のトランジスタＱｓｚ〜Ｑａｎのコレクタとベー
スは夫々前段のトランジスタＱ３、〜Ｑａ（ｎ−□）の
エミッタに、最終段のトランジスタＱｓａ のエミッ
タは地気に接続された第２のトランジスタ群であり、Ｑ
４はベースは前記正直流電源Ｖ＋に接続された第２の定
電流Ｃ２と前記第１の抵抗Ｒ１の接続点に、コレクタは
前記正直流１源Ｖ＋に接続された出力用定電−流源Ｃ３
に、エミッタは出力端子Ｖ。に接続された第２のトラン
ジスタである。
発明の第１の実施例を示す第２図において、Ｑｌはコレ
クタは正直流電源Ｖ＋に接続された第１の定電流源Ｃ１
に、エミッタは第１のトランジスタ群Ｔ１の第１段のト
ランジスタＱ２１のコレクタ及びベースに、ベースは第
１の抵抗Ｒ１と第２のエミッタは第２段のトランジスタ
Ｑ２□のコレクタ及びベースに、第２段より最終段のト
ランジスタＱ２２〜Ｑｚ（ｎ−１）のコレクタとベース
は夫々前段のトランジスタＱ２□〜Ｑ２（ｎ−２）のエ
ミッタに、最終段のトランジスタＱ２（１１−１）のエ
ミッタは地気に接続された第１のトランジスタ群であり
％Ｔ２は第１段のトランジスタＱ３１のコレクタとベー
スは前記第２の抵抗Ｒ２の一端に、エミッタは第２段の
トランジスタＱ３□のコレクタとベースに、第２段よシ
最終段のトランジスタＱｓｚ〜Ｑａｎのコレクタとベー
スは夫々前段のトランジスタＱ３、〜Ｑａ（ｎ−□）の
エミッタに、最終段のトランジスタＱｓａ のエミッ
タは地気に接続された第２のトランジスタ群であり、Ｑ
４はベースは前記正直流電源Ｖ＋に接続された第２の定
電流Ｃ２と前記第１の抵抗Ｒ１の接続点に、コレクタは
前記正直流１源Ｖ＋に接続された出力用定電−流源Ｃ３
に、エミッタは出力端子Ｖ。に接続された第２のトラン
ジスタである。
このような回路では正直流電源Ｖ＋からの第１の定電流
源Ｃユの定電流１１がトランジスタＱ１と第１のトラン
ジスタ群Ｔ□のトランジスタＱ２１゜Ｑ２□、・・・＋
Ｑｚ（ｎ−１）ｔ−介して地気に流れるため、第１のト
ランジスタ群Ｔ□のベース・エミッタ電圧の総和Ｖ２Ｂ
Ｂが ｖ２１ ＴＩＥ ＋ ”２２８Ｋ ＋ ”’ 十Ｖ２（
ｎ−１） ＢＥであり、それとトランジスタＱ０のベー
ス・エミッタ電圧ＶＢｆｆｉｌの和は、 ＶＢＥＩ ＋ Ｖ２ＢＫ となる。
源Ｃユの定電流１１がトランジスタＱ１と第１のトラン
ジスタ群Ｔ□のトランジスタＱ２１゜Ｑ２□、・・・＋
Ｑｚ（ｎ−１）ｔ−介して地気に流れるため、第１のト
ランジスタ群Ｔ□のベース・エミッタ電圧の総和Ｖ２Ｂ
Ｂが ｖ２１ ＴＩＥ ＋ ”２２８Ｋ ＋ ”’ 十Ｖ２（
ｎ−１） ＢＥであり、それとトランジスタＱ０のベー
ス・エミッタ電圧ＶＢｆｆｉｌの和は、 ＶＢＥＩ ＋ Ｖ２ＢＫ となる。
又、第２の定電流源Ｃ２による定電施工、が抵抗Ｒ２と
第２のトランジスタ群Ｔ２のトランジスタＱ３□＋Ｑａ
ｚ＋・・・＋、Ｑｓｎを介して地気に流れるため、前記
トランジスタＱ１のベース電位は抵抗Ｒ２及び前記第２
のトランジスタ群Ｔ２のベース・エミッタ電圧の総和 Ｖ３Ｂｇ ＝ ’Ｖ３１ Ｂｙ） ＋ Ｖ３２ＢＢ ＋
−＋ Ｖ３．’の電圧降−下に等しい。
第２のトランジスタ群Ｔ２のトランジスタＱ３□＋Ｑａ
ｚ＋・・・＋、Ｑｓｎを介して地気に流れるため、前記
トランジスタＱ１のベース電位は抵抗Ｒ２及び前記第２
のトランジスタ群Ｔ２のベース・エミッタ電圧の総和 Ｖ３Ｂｇ ＝ ’Ｖ３１ Ｂｙ） ＋ Ｖ３２ＢＢ ＋
−＋ Ｖ３．’の電圧降−下に等しい。
出力電圧Ｖ。は前記トランジスタＱ１のベース電位に前
記第２の定電流源Ｃ２よシ供給される電流に対する抵抗
Ｒ１の電圧降下を加えて出力一定電流源Ｃ３よシ供給さ
れる電流に対する出力用トランジスタＱ４のベース・エ
ミッタ間電圧ＶＢｇＡを引いて得られる。
記第２の定電流源Ｃ２よシ供給される電流に対する抵抗
Ｒ１の電圧降下を加えて出力一定電流源Ｃ３よシ供給さ
れる電流に対する出力用トランジスタＱ４のベース・エ
ミッタ間電圧ＶＢｇＡを引いて得られる。
結局出力電圧Ｖ。は
ＶＯ＝ＶＢＥ１＋Ｖ２ＢＥ＋Ｉ２Ｒ１ｖＢ、、４＝ Ｖ
ＢＢｌ−＋ Ｖ２Ｂｙ） ＋ Ｒ１（’ ＶＢＥ１’＋
Ｖ２ＢＥ！ ＶｓｎＩｃ） ／Ｒ２ｖｎｇａとなるの
で温度係数は θＣＶ’ｎｖ１＋Ｖ２ｎｖ Ｖｖｙ、ａ＞／ａＴ＝−
２（ｎ−１）ｍＶ／℃ （ここでｎは２以上の自然数）
又 ”Ｒｔ （Ｖｎｇｔ＋Ｖ２ｎａ Ｖａｎｇ） ／Ｒ２
／ （’ＴＲ５Ｋ ｌ” Ｒｚ９ Ｉ： となり出力電圧の温度係数ａＶｏ／θＴはＲ１゜Ｒ４Ｏ
抵抗値ｓ Ｉ ｔ ＋ Ｉ ｚの電流値、トランジス
タ群のトランジスタの数を設定することにょシ、零とす
る仁とができる。一方、出方電圧値はＲ１＋Ｒ２（Ｄ抵
抗値ｓ Ｉ ｔ ＋ Ｉ ｘの電流値、トランジスタ
群のトランジスタの数を設定することにょシ任意に設定
できる。又、出方インピーダンスＺ。は負荷抵抗ＲＬｔ
−駆動するラプナン等価回路の抵抗をＺｏとすれば Ｚｏ、＝ ［ｌ２（Ｒ１＋Ｒ，ｚ）＋ ｎＶＢｉ）／Ｉ
３であυｓ Ｚ、が小さい値に設定できる。とこで、ｎ
ｖＢｉｃはトランジスタ群Ｑｓｓ〜Ｑａｎのベース・エ
ミッタ間電圧の総和である。
ＢＢｌ−＋ Ｖ２Ｂｙ） ＋ Ｒ１（’ ＶＢＥ１’＋
Ｖ２ＢＥ！ ＶｓｎＩｃ） ／Ｒ２ｖｎｇａとなるの
で温度係数は θＣＶ’ｎｖ１＋Ｖ２ｎｖ Ｖｖｙ、ａ＞／ａＴ＝−
２（ｎ−１）ｍＶ／℃ （ここでｎは２以上の自然数）
又 ”Ｒｔ （Ｖｎｇｔ＋Ｖ２ｎａ Ｖａｎｇ） ／Ｒ２
／ （’ＴＲ５Ｋ ｌ” Ｒｚ９ Ｉ： となり出力電圧の温度係数ａＶｏ／θＴはＲ１゜Ｒ４Ｏ
抵抗値ｓ Ｉ ｔ ＋ Ｉ ｚの電流値、トランジス
タ群のトランジスタの数を設定することにょシ、零とす
る仁とができる。一方、出方電圧値はＲ１＋Ｒ２（Ｄ抵
抗値ｓ Ｉ ｔ ＋ Ｉ ｘの電流値、トランジスタ
群のトランジスタの数を設定することにょシ任意に設定
できる。又、出方インピーダンスＺ。は負荷抵抗ＲＬｔ
−駆動するラプナン等価回路の抵抗をＺｏとすれば Ｚｏ、＝ ［ｌ２（Ｒ１＋Ｒ，ｚ）＋ ｎＶＢｉ）／Ｉ
３であυｓ Ｚ、が小さい値に設定できる。とこで、ｎ
ｖＢｉｃはトランジスタ群Ｑｓｓ〜Ｑａｎのベース・エ
ミッタ間電圧の総和である。
以上述べたように、本発明によれば出力電圧の温度依存
性ａｖ、 ／θＴＶ零とすること、出力電圧値を低い値
から高い値まで得られること、出力インピーダンス２゜
を小さくでき、集積回路で構成する場合に極めて有効な
定電圧発生回路が得られる。
性ａｖ、 ／θＴＶ零とすること、出力電圧値を低い値
から高い値まで得られること、出力インピーダンス２゜
を小さくでき、集積回路で構成する場合に極めて有効な
定電圧発生回路が得られる。
以上述べたよう−に、本発明によれば、出力電圧の温度
係数を零とでき、低い出力電圧から高い出力電圧まで得
られ、出力インピーダンスを小さくでき、集積回路で構
成する場合に極めて有効な定電圧発生回路が得られる。
係数を零とでき、低い出力電圧から高い出力電圧まで得
られ、出力インピーダンスを小さくでき、集積回路で構
成する場合に極めて有効な定電圧発生回路が得られる。
第１図は従来のものの回路図、第２図は本発明の一実施
例を示す回路図である。 ■＋・・・・・・正直流電源、ＣＩ＋Ｃ２＋Ｃ３・・・
・・・定電流源ｓ Ｑｒ ＊Ｑ２ｘ １Ｑ２２〜Ｑ２
（１１−１） ｌ Ｑａｔ １Ｑ３２〜Ｑ３ｎ ＋Ｑ４
・・・・・・ＮＰＮ）ランジスタ、Ｒ１，Ｒ２・・・・
・・抵抗。
例を示す回路図である。 ■＋・・・・・・正直流電源、ＣＩ＋Ｃ２＋Ｃ３・・・
・・・定電流源ｓ Ｑｒ ＊Ｑ２ｘ １Ｑ２２〜Ｑ２
（１１−１） ｌ Ｑａｔ １Ｑ３２〜Ｑ３ｎ ＋Ｑ４
・・・・・・ＮＰＮ）ランジスタ、Ｒ１，Ｒ２・・・・
・・抵抗。
Claims (1)
- コレクタは正直流電源に接続された第１の定電流源に、
エミッタは第１のトランジスタ群の第１段トランジスタ
のコレクタ及びベースに、ベースは第１の抵抗と第２の
抵抗の接続点に接続された第１のトランジスタと、前記
第１段のトランジスタのエミッタは第２段のトランジス
タのコレクタ及びベースに、第２段より最終段のトラン
ジスタのコレクタとベースは夫々前ｐンのトランジスタ
のエミッタに、最終段のトランジスタのエミッタは地気
に接続された第１のトランジスタ群と、第１段のトラン
ジスタのコレクタとベースは前記第２の抵抗の一端に、
エミッタは第２段のトランジスタのコレクタとベースに
、第２段より最終段のトランジスタのコレクタとベース
は夫々前段のトランジスタのエミッタに、最終段のトラ
ンジスタのエミッタは地気に接続された第２のトランジ
スタ群と、ベースは前記正直流電源に接続された第２の
定電流源と前記第１の抵抗の接続点に、コレクタは前記
正直流電源に接続された出力用定電流源に、エミッタは
出力端子に接続された第２のトランジスタとを含むこと
’ｌ徴とする定電圧発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14720982A JPS5936826A (ja) | 1982-08-25 | 1982-08-25 | 定電圧発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14720982A JPS5936826A (ja) | 1982-08-25 | 1982-08-25 | 定電圧発生回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5936826A true JPS5936826A (ja) | 1984-02-29 |
Family
ID=15425027
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14720982A Pending JPS5936826A (ja) | 1982-08-25 | 1982-08-25 | 定電圧発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5936826A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0199427A1 (en) * | 1985-04-22 | 1986-10-29 | Precision Monolithics Inc. | Precision bandgap voltage reference |
| JPS6369292A (ja) * | 1986-09-10 | 1988-03-29 | 松下電器産業株式会社 | 混成集積回路用厚膜基板 |
-
1982
- 1982-08-25 JP JP14720982A patent/JPS5936826A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0199427A1 (en) * | 1985-04-22 | 1986-10-29 | Precision Monolithics Inc. | Precision bandgap voltage reference |
| JPS6369292A (ja) * | 1986-09-10 | 1988-03-29 | 松下電器産業株式会社 | 混成集積回路用厚膜基板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN113110678B (zh) | 基于低电源电压bandgap高可靠的启动电路及控制方法 | |
| SE416694B (sv) | Forsterkningsregleringskoppling | |
| JPS5936826A (ja) | 定電圧発生回路 | |
| US5130567A (en) | Bipolar transistor arrangement with distortion compensation | |
| JPS58215815A (ja) | コンパレ−タ回路 | |
| JPS59103118A (ja) | 定電圧装置 | |
| JPS5914816Y2 (ja) | 定電流回路 | |
| CN223883950U (zh) | 一种超声波液位传感器的电流输出电路 | |
| JPS5937852Y2 (ja) | 定電流回路 | |
| JPH02690Y2 (ja) | ||
| JP2901538B2 (ja) | 基準電圧発生回路 | |
| JPS6031130B2 (ja) | サンプル・ホ−ルド回路 | |
| JP2936906B2 (ja) | 電圧比較回路 | |
| JPS5961206A (ja) | 差動増幅装置 | |
| JP2647725B2 (ja) | 電圧比較器 | |
| JP2573279B2 (ja) | 電流変換回路 | |
| JPS594330Y2 (ja) | 基準電圧回路 | |
| JPH03744Y2 (ja) | ||
| SU1504785A1 (ru) | Усилительный каскад | |
| JPH067379Y2 (ja) | 基準電圧源回路 | |
| JP3315850B2 (ja) | 電流電圧変換装置 | |
| JPH026684Y2 (ja) | ||
| JPS58213510A (ja) | 増幅回路 | |
| US3544815A (en) | Electric current converting circuit | |
| SU603113A1 (ru) | Дискриминатор импульсов |