JPS58213510A - 増幅回路 - Google Patents
増幅回路Info
- Publication number
- JPS58213510A JPS58213510A JP9617782A JP9617782A JPS58213510A JP S58213510 A JPS58213510 A JP S58213510A JP 9617782 A JP9617782 A JP 9617782A JP 9617782 A JP9617782 A JP 9617782A JP S58213510 A JPS58213510 A JP S58213510A
- Authority
- JP
- Japan
- Prior art keywords
- emitter
- collector
- resistor
- transistor
- resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003321 amplification Effects 0.000 claims abstract description 5
- 238000003199 nucleic acid amplification method Methods 0.000 claims abstract description 5
- 230000008878 coupling Effects 0.000 abstract 1
- 238000010168 coupling process Methods 0.000 abstract 1
- 238000005859 coupling reaction Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はトランジスタを用いた増幅回路に関する。
ループの負帰還をかけるのが常であった。この方法には
確かに利点もあるが、％にオーディオ・７７プにおいて
は、高音域における不安定性などの欠点が指摘されてい
る。
確かに利点もあるが、％にオーディオ・７７プにおいて
は、高音域における不安定性などの欠点が指摘されてい
る。
本発明の目的は、したがって、オープン譬ルーズの負帰
還を有しない、低歪の増幅回路を提供することである。
還を有しない、低歪の増幅回路を提供することである。
上記目的を達成するために、本発明による増幅回路は、
入力回路がエミッタ抵抗を有するエミッタ接地型の増幅
トランジスタで、負荷がカレント・ミラーを介して上記
入力回路に結合された、上記エミッタ抵抗のｎ倍の抵抗
値を有する抵抗とｎヶのノ険方向ダイオードの直列接続
であることす駿旨とする。
入力回路がエミッタ抵抗を有するエミッタ接地型の増幅
トランジスタで、負荷がカレント・ミラーを介して上記
入力回路に結合された、上記エミッタ抵抗のｎ倍の抵抗
値を有する抵抗とｎヶのノ険方向ダイオードの直列接続
であることす駿旨とする。
本発明の有利な実施の態様においては、上記順方向ダイ
オードは上記増幅トランジスタと同一の、ベース・コレ
クタ・ショート接続されたトランジスタである。上記工
きツタ抵抗は零であっても差支えない。この場合には上
記ダイオードと直列に以下に附図な紗照しながら、実施
例を用いて本発明を一層許しく説明するが、それらは例
示に過ぎず、本発明の枠な越えることなしにいろいろな
改良や変形があり得ることは勿論である。
オードは上記増幅トランジスタと同一の、ベース・コレ
クタ・ショート接続されたトランジスタである。上記工
きツタ抵抗は零であっても差支えない。この場合には上
記ダイオードと直列に以下に附図な紗照しながら、実施
例を用いて本発明を一層許しく説明するが、それらは例
示に過ぎず、本発明の枠な越えることなしにいろいろな
改良や変形があり得ることは勿論である。
第１図は本発明による増幅回路の回路図である。
入力端子ｌは高いｈＦ！ｃ ’に有するｎｐｎ型の増幅
トランジスタＴｒ１のベースに接続され、そのトランジ
スタＴｒｌのエミッタはエミッタ抵抗比１を通して接地
され、コレクタはカレント・ミラーを構成、している一
方のｐｎｐ型のトランジスタＴｒ２のコレクタに接続さ
れている。トランジスタＴ ｒ ２ベースとカレント・
ミラーを構成している他方のｐｎｐ型のトランジスタＴ
ｒ３のペースはともにトランジスタＴ ｒ ２のコレク
タに接続され、それらのトランジスタＴｒ２およびＴ
ｒ ３のエミッタはともＩｌ′ｃ電源端子２から電流を
供給される。トランジスタＴｒ３のコレクタは、トラン
ジスタＴｒ１と同じ特性を有する、コレクタ・ペース・
ショート接続されたｎ個のトランジスタＴｒ４．・・・
ＴｒＨ＋３および抵抗Ｒ２の直列接続を通して接地され
ている。出力はトランジスタＴｒ３のコレクタに接続さ
れた出力端子３から取り出される。
トランジスタＴｒ１のベースに接続され、そのトランジ
スタＴｒｌのエミッタはエミッタ抵抗比１を通して接地
され、コレクタはカレント・ミラーを構成、している一
方のｐｎｐ型のトランジスタＴｒ２のコレクタに接続さ
れている。トランジスタＴ ｒ ２ベースとカレント・
ミラーを構成している他方のｐｎｐ型のトランジスタＴ
ｒ３のペースはともにトランジスタＴ ｒ ２のコレク
タに接続され、それらのトランジスタＴｒ２およびＴ
ｒ ３のエミッタはともＩｌ′ｃ電源端子２から電流を
供給される。トランジスタＴｒ３のコレクタは、トラン
ジスタＴｒ１と同じ特性を有する、コレクタ・ペース・
ショート接続されたｎ個のトランジスタＴｒ４．・・・
ＴｒＨ＋３および抵抗Ｒ２の直列接続を通して接地され
ている。出力はトランジスタＴｒ３のコレクタに接続さ
れた出力端子３から取り出される。
第１図に示す回路は以下のように動作する。トランジス
タＴｒ２およびトランジスタＴｒ３は同一特性を有し、
それらを流れる電流それぞれ】および１′は相等しい。
タＴｒ２およびトランジスタＴｒ３は同一特性を有し、
それらを流れる電流それぞれ】および１′は相等しい。
一力、ＴｒｌとＴｒ４．・・・Ｔ ｒ ｎ＋３もまた同
じ特性を持っているので、それらのベース−エミッタ間
の電圧■Ｂｌｌ ｗ ■ＢＦ！４ ＊ ”” ＢＦ！ｙ
ｌ＋３は同一である０これをＶＢＫと書けば、入力端子
１に加えられる電圧ｖｘｎと出力端子３に表われる電圧
■。の間の関係はつぎのように表わされる。
じ特性を持っているので、それらのベース−エミッタ間
の電圧■Ｂｌｌ ｗ ■ＢＦ！４ ＊ ”” ＢＦ！ｙ
ｌ＋３は同一である０これをＶＢＫと書けば、入力端子
１に加えられる電圧ｖｘｎと出力端子３に表われる電圧
■。の間の関係はつぎのように表わされる。
ＶＩＮ ＝ ＶＢＩＣ＋ Ｒ１ｘ １ ＝−（１）■
ｏ −ｎＶＢＢ ＋ Ｒ２Ｘ Ｉ’ ・・・ （２）Ｉ
＝ １’であるから、（２）式は Ｖｏ＝ ｎＶＢｌｌ、−１−Ｒ２Ｉ ・−（２５と
書ける。（１）式と両式から１を消去すればとなる。こ
こで、Ｒ２−ｎＲ１であれば、（３）式はＶ（、＝ ｎ
ＶＢｌｌ＋＋ ｎ （ＶＩＮ’ ＶＢＥ ）”’ｎＶ
ｚｎ −（４）となり、出力端子３に現われる電圧は入
力端子１に加えられた電圧のｎ倍となる。すなわち、第
１図に示された回路はｎ倍の噌幅器を表わす。
ｏ −ｎＶＢＢ ＋ Ｒ２Ｘ Ｉ’ ・・・ （２）Ｉ
＝ １’であるから、（２）式は Ｖｏ＝ ｎＶＢｌｌ、−１−Ｒ２Ｉ ・−（２５と
書ける。（１）式と両式から１を消去すればとなる。こ
こで、Ｒ２−ｎＲ１であれば、（３）式はＶ（、＝ ｎ
ＶＢｌｌ＋＋ ｎ （ＶＩＮ’ ＶＢＥ ）”’ｎＶ
ｚｎ −（４）となり、出力端子３に現われる電圧は入
力端子１に加えられた電圧のｎ倍となる。すなわち、第
１図に示された回路はｎ倍の噌幅器を表わす。
以上の説明から明らかな通り、エミンタ抵抗几１は零で
あっても差支えない。このときには、勿論、抵抗比２も
また零である。
あっても差支えない。このときには、勿論、抵抗比２も
また零である。
以上説明した通り、本発明によれば、％に集積回路にお
いて、低歪の増幅回路がオーブン・ループ負帰還なしで
実現でき、高音域の安定性圧すぐれた低歪増幅回路が可
能となる。
いて、低歪の増幅回路がオーブン・ループ負帰還なしで
実現でき、高音域の安定性圧すぐれた低歪増幅回路が可
能となる。
第１図は本発明による増幅回路の回路図である。
１・・・入力端子、２・・・電源端子、３・−・出力端
子、Ｔｒ１＃ Ｔｒ４１ ”’ ＴＩ’ｎ＋３ ”’
ｎｐｎ ）ランジスタ、’ｒｒ２゜Ｉｌｌ ｒ３・・
・ｐｎｐ ）ランジスタ、几１．■１．２・・・抵抗。 特許出願人 クラリオン株式会社 代理人 弁理士 永 １）武 三 部第１図
子、Ｔｒ１＃ Ｔｒ４１ ”’ ＴＩ’ｎ＋３ ”’
ｎｐｎ ）ランジスタ、’ｒｒ２゜Ｉｌｌ ｒ３・・
・ｐｎｐ ）ランジスタ、几１．■１．２・・・抵抗。 特許出願人 クラリオン株式会社 代理人 弁理士 永 １）武 三 部第１図
Claims (3)
- （１）入力回路がエミッタ抵抗を有するエミッタ接地型
の増幅トランジスタで、負荷がカレント・ミラーを介し
て上記入力回路に結合された、上記エミッタ抵抗のｎ倍
の抵抗値を有する抵抗とｎヶの順方向ダイオードの直列
接続であることを特徴とする増幅回路。 - （２）上記順方向ダイオードが上記増幅トランジスタと
同一のベース−コレクターショート接続されたトランジ
スタであることを特徴とする特許請求の範囲第１項記載
の増幅回路。 - （３） 上記エミッタ抵抗が零であることを特徴とす
る特許請求の範囲第１項記載の増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9617782A JPS58213510A (ja) | 1982-06-07 | 1982-06-07 | 増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9617782A JPS58213510A (ja) | 1982-06-07 | 1982-06-07 | 増幅回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58213510A true JPS58213510A (ja) | 1983-12-12 |
Family
ID=14158039
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9617782A Pending JPS58213510A (ja) | 1982-06-07 | 1982-06-07 | 増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58213510A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4605907A (en) * | 1985-05-20 | 1986-08-12 | Teledyne Industries, Inc. | Precisely adjustable voltage controlled current mirror amplifier |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5199952A (ja) * | 1975-02-28 | 1976-09-03 | Mitsubishi Electric Corp |
-
1982
- 1982-06-07 JP JP9617782A patent/JPS58213510A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5199952A (ja) * | 1975-02-28 | 1976-09-03 | Mitsubishi Electric Corp |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4605907A (en) * | 1985-05-20 | 1986-08-12 | Teledyne Industries, Inc. | Precisely adjustable voltage controlled current mirror amplifier |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0456404A (ja) | 増幅装置 | |
| JPH08250941A (ja) | 低歪差動増幅回路 | |
| JPH0322723B2 (ja) | ||
| US4451800A (en) | Input bias adjustment circuit for amplifier | |
| JPH0787314B2 (ja) | 増幅器 | |
| JPS58213510A (ja) | 増幅回路 | |
| JPH04369105A (ja) | 増幅器 | |
| JPS6010106Y2 (ja) | カスケ−ド増幅器 | |
| JPS6228087Y2 (ja) | ||
| JPS62117403A (ja) | カレントミラ−回路 | |
| JP2538239Y2 (ja) | 低周波増幅回路 | |
| JPS61164310A (ja) | 増幅回路 | |
| JP2623954B2 (ja) | 利得可変増幅器 | |
| JPH03744Y2 (ja) | ||
| JPH0522978Y2 (ja) | ||
| JPH0342741Y2 (ja) | ||
| JPH0419881Y2 (ja) | ||
| JPS6119549Y2 (ja) | ||
| JPS6130325Y2 (ja) | ||
| JP2569944B2 (ja) | カレントミラー回路 | |
| JPH0520010Y2 (ja) | ||
| JP2716560B2 (ja) | 半導体集積回路 | |
| JPS6244574Y2 (ja) | ||
| JPS62234406A (ja) | 電力増幅回路 | |
| JPH0363847B2 (ja) |