JPS5937484A - エレクトロクロミツク表示時計の時刻修正装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、エレクトロクロミック表示部（以下ＥＣＤと
いう）を有する電子時計の時刻修正装置に関するもので
アシ、特に修正スイッチの速い連続操作があった場合に
、修正途中の時刻をＥＣＤに表示するとと々く修正動作
をさせ、修正動作終了後に修正された時刻を表示するよ
うにした時刻修正装置に関するものである。

μ 近年、時計の表示部にエレクトロミック表示物質（以下
ＥＣ表示物質という）を用いることが提案されている。

車 このＥＣ表物質は、液晶に比べて視野角が広く着色性が
良い等の利点があシ、またＥＣ表示物質に一度書き込ま
れたものを消去するためには、書き込む際に印加される
電界と逆の電界をＥＣ表示物質に印加しなければならな
いという特徴をも有している。

ところが、このＥＣ表示物質は、書き込み、消去はそれ
に追従して行なわれないという欠点がある。

通常のデジタル表示式時計における時刻修正は、計時回
路に通常よシ周波数の高いパルスを印加することにより
時刻を早送シする時刻早送シ修正方式が採用されていた
が、ＥＣ表示物質には前述したような欠点があるため、
時刻早送り修正方式を用いるとＥＣＤへの時刻の書き込
み、消去が早送りパルスに追従せず、時刻の確認が困難
になるという問題があった。

そこで、従来のＥＣＤを有する時計における時刻修正は
、ＥＣＤの書き込み、消去が追従するような早さで修正
スイッチの操作によυ１パルスづつ修正パルスを計時回
路に印加し、また消去及び書き込みパヤッヲＥＣＤに印
加する方式を採用していた。

この修正方式は、時刻の修正量が多くなると、修正にか
かる時間が液晶表示装置等よりも長くなってしまうとい
う欠点があった０ 本発明は、修正スイッチの操作回数に対応した修正パル
スを計時回路に供給するとともに、消去パルスが表示駆
動回路へ供給され、続いて書き込みパルスを供給するよ
うにしたＥＣＤを有する時計の時刻修正装置において、
修正パルスの発生間隔が一定時間未満になった時に、こ
の修正パルス発生間隔が一定時間以上になるまで書き込
みパルスの発生時期を遅延するように構成して、時刻修
正にかかる時間を短縮し、上記従来例の欠点を解消する
ことを目的とする。

以下図面に基づいて本発明の詳細な説明する。

第１図は本発明の一実施例を示す図である。

２は水晶発振器等よシなる基準信号発生器、４は基準信
号発生器２からの信号を適宜分周する分周回路、１０は
分周回路４からの信号をアンドゲート６とオアゲート８
を介して入力してカウントする計時回路、１２は計時回
路１０のカウントをコード信号に変換するデコーダ、１
４はデコーダ１２の出力信号を入力する駆動回路、１６
は駆動回路１４により駆動されるＥＣＤである。

（３） このＥＣＤ　Ｉ６は書き込み電気量と消去電気量の飽和
量が設定されるタイプ、例えば固体形のＷＯ３系統のも
のである。

１７は修正モード切換スイッチであシ、この操作によυ
チャタリング防止回路１８の出力信号Ａがアンドゲート
２２とインバータ２０を介してアンドゲート６に印加さ
れる。

２４は修正スイッチでアシ、この操作によシテヤタリン
グ防止回路２６の出力信号Ｂがアンドゲート２２・を介
して７リツプフロツプ２８に印加される。

３０は消去パルス発生回路でアシ、アンドゲート２２の
出力信号Ｃをクロック入力に入力するフリップフロップ
３２と、フリップフロップ６２の出力信号Ｅと分周回路
４からのクロック信号グ１とを合成するアンドゲート６
４と、アンドゲート３４の出力信号Ｆをカウントする６
２進カウンタ６６とからなるものである。　　６８はカ
ウンタ回路であシ、消去パルス発生回路６０の７リツブ
フｐツブ６２の出力信号Ｅとり四ツク信号グ１とを合成
するアンドゲート４０と、このアンドゲート４０の出力
信号Ｇをカ（） ラントする１６進カウンタ４２とからなるものである。

４４は書き込みパルス遅延回路であり、３２進カウンタ
３６と１６進カウンタ４２の出力信号Ｉ（ＸＩをそれぞ
れクロック入力に入力するフリップフロップ４６．４８
と、この７リツプフロツプ４６．４８の出力係号Ｊ、Ｋ
を入力して消去パルス発生回路３０のフリップフロップ
３２のリセット入力に印加するアンドゲート５０と、リ
セット信号Ｍを７リツプフロツプ４８に印加するオアゲ
ート５２とからなるものである。

５４は書き込みパルス発生回路であシ、フリップフロッ
プ３２の出力信号Ｅを反転するインバータ５６と、との
インバータ５６からの信号をクロック入力に入力するフ
リップフロップ５８と、このフリップフロップ５８の出
力信号０とクロック信号グーとを合成するアンドゲート
６０と、このアンドゲート６０の出力信号Ｐをカウント
する１６進カウンタ６２と、この１６進カウンタ６２の
出力信号Ｑを７リツプフ四ツブ５８のリセット入力に印
加するオアゲート６４とからなるものである。

次に第２図及び第３図に示すタイムチャートを用いて第
１図に示す実施例の動作を説明する。

修正モード切換スイッチ１７をＯＮ状態にして、信号Ａ
をＨレベルにし、アンドゲート６が閉状態、アンドゲー
ト２２が開状態になると時刻修正モードに切換わる。

このように時刻修正モードにあるときに、修正スイッチ
２４を１回操作して第２図に示すようにチャタリング防
止回路２６よりパルス信号Ｂが出力されると、このパル
ス信号Ｂはアンドゲート２２を介して修正パルス信号Ｃ
となり、オアゲート８を介して計時回路１０に印加され
て計時回路１０内のカウント値を修正する。

また、この修正パルス信号Ｃは、１６進カウンタ４２、
フリップフロップ４Ｂ、１６進カウンタ６２、フリップ
フロップ５８をリセットする。

この時に、フリップフロップｚ８は、修正パルス信号Ｃ
の立ち上がシに同期算出力をＬレベルにし、これによっ
て３２進カウンタ３６とフリップフロップ４６のリセッ
ト状態を解除する。

さらに、修正パルス信号Ｃの立ち上がシに同期してフリ
ップフロップ３２はそのＱ出力をＨレベルにする。

このフリップフロップ５２の出力する信号Ｅは、消去パ
ルスとして駆動回路１４に印加されＥＣＤ　１乙に表示
されているものを消去する。

この信号Ｅはフリップフロップ５８のクロック入力に印
加されているが、インバータ５６によシ反転されている
ためフリップフロップ５８のＱ出力の状態は変化せず、
信号ＯはＬレベルのまま保たれている。

従って消去パルス発生回路３０から消去パルスが出力さ
れている間には、書き込みパルス発生回路５４よυ書き
込みパルスが出力されることはない。

またこの信号Ｅはアンドグー）３４．４０を開状態にす
るので、３２）Ｔｚのクロック信号０１が３２進カウン
タ３６と１６進カウンタ４２に印加されてそれぞれカウ
ントを開始する。

はじめに、１６進カウンタ４２が１パルス出力し、この
パルス信号工の立ち上がシに同期してフリップフロップ
４８のＱ出力はＨレベルとなる。

信号ＫがＨレベルとなると、アンドゲート５０は開状態
となる。　　続いて、３２進カウンタ３６が１ノくルス
出力し、このパルス信号Ｈの立ち上がシに同期してフリ
ップフロップ４６のＱ出力はＨレベルと表る。　　この
信号Ｊの立ち上がシにより、アンドゲート５０はその出
力をＨレベルにして、フリップフロップ３２をリセット
し、信号ＥをＬレベルにもどす。　　この時点で消去パ
ルス発生回路３０は消去パルスを出力することを停止す
る。

このように信号ＥがＬレベルになると、この信号Ｅはイ
ンバータ５６によシ反転されてフリップフロップ５８に
印加されているので、信号Ｅの立ち下がυ即ち、信号Ｎ
の立ち上がりに同期してフリップフロップ５８のＱ出力
はＨレベルとなる。

このフリップフロップ５８の出力する信号０は、書き込
みパルスとして駆動回路１４に印加され、書き込みパル
スを入力した駆動回路１４はＥＣＤ１６にデコーダ１２
からの信号に従・つて修正された時刻の書き込みを行う
。

この信号０は、アンドゲート６０を開状態にするため、
１６進カウンタ６２には３２　Ｈｚのクロック信号Ｏ１
が印加されてカウントを開始する。

この１６進カウンタ６２がカウントを鼾了して１パルス
出力すると、このパルス信号Ｑによυフリップ７ａツブ
２８．５８がリセットされてその出力端をＬレベルにす
る。

この時点で書き込みパルス発生回路５４は書き込みパル
スを出力することを停止する０ このように、修正スイッチ２４の１回の操作では、修正
パルス信号Ｃにより計時回路１０が即座に修正され、こ
れと同時に消去パルス（信号Ｅ）が出力されてＥＣＤ１
６の表示が消去される。

このように信号Ｅにより充分に表示が消去された後、書
き込みパルス（信号０）が出力されて修正された時刻を
ＥＣＤ　１６に書き込み表示するものである。　　次に
俄１図に示す本発明の実施例において修正スイッチ２４
を連続して数回操作した場合の動作を第３図を用いて説
明する。

修正モードが選択されているときには、修正スイッチ２
４の操作に対応してアンドゲート２２から修正パルス信
号Ｃが連続して出力され計時回路１０のカウント値が即
座に修正される。

前述したように、この修正パルス信号Ｃの最初の立ち上
がりによりフリップフロップ６２のＱ出力はＨレベルと
なシ、この状態をリセットされるまで継続する。　　即
ち、アンドゲート５０がＨレベルの出力をするまでは消
去パルスとしての信号ＥはＨレベルを保つことになり、
この信号ＥがＬレベルになるまでは書き込みパルス発生
回路５４内の７リツプフロツプ５８は出力しないため、
書き込みパルスも出力されない。

信号ＥがＨレベルになると、アンドゲート３４．４０は
開状態になり６２進カウンタ５６と１６進カウンタ４２
にクロック信号ｙｉ１を印加してカウントを開始させる
が、前述したようにこの６２進カウンタ６６と１６進カ
ウンタ４２とが共に出力した時以外はアンドゲート５０
はその出力端をＨレベルにすることはない。　　このよ
うな条件のもとにおいて、１６進カウンタ４２は修正ス
イッチ２４の操作に対応した修正パルス信号Ｃによりリ
セットされるので、この１６進カウンタ４２がカウント
を始めてから終了するまでの時間（本実施例においては
０．５秒）内に修正スイッチ２４が操作されると、１６
進カウンタ４２は１パルス出力することなくリセットさ
れることになる。

修正スイッチ２４の操作が終了するか、あるいは１６進
カウンタ４２がカウントを終了する程度の間隔をもって
操作されると、１６進カウンタ４２は１パルス出力し、
フリップフロップ４ＢのＱ出力をＨレベルにして、アン
ドゲート５０を介してフリップフロップ６２をリセット
する。　　即ち、消去パルス発生回路６０の出力する消
去パルスのパルス中は、修正スイッチ２４の操作間隔が
一定時間以上になるまで延長される。

フリップフロップ３２がリセットされると信号ＥはＬレ
ベルとなシ、前述したように書き込みパルス発生回路５
４から書き込みパルスが出力されて、修正された時刻が
ＥＣＤ　１乙に表示される。

このように、消去パルス発生回路６０内の６２進カウン
タ３６は、ＥＣＤ１６の表示を消去するのにかかる最低
限の時間をカウントし、カウンタ回路６８内の１６進カ
ウンタ４２は修正スイッチ２４の操作間隔がＥＣＤ　Ｉ
乙の応答速度の範囲外であるか否かを検出するものであ
シ、この２つのカウンタの働きによって書き込みパルス
を出力するか否かを決定するものである。

第４図は本発明の他の実施例を示す図である。

尚、第１図に示すものと同一部分に関しては同一の符号
が付しである。

本実施例と第１図に示す実施例との構成上の違いは、書
き込みパルス遅延回路４４内のアンドゲート５０の出力
信号りによシ書き込みパルス発生回路５４から書き込み
パルスを出力させ、消去パルス発生回路６０内のフリッ
プフロップ３２を６２進カウンタ６６の出力するパルス
によυリセットするようにし、さらにカウンタ回路３８
内の１６進カウンタ４２ヘクｐツク信号１Ｉ１１を印加
するアンドゲート４０の入力端に７リツプフロツプ２８
のＱ出力と７リツプフロツプ４８のＱ出力を入力するよ
うに構成した点にある０従って、第１図に示す実施例に
おいて修正スイッチ２４の操作間隔が短かいときには、
消去ノくルスとしての信号ＥがＨレベルにある状態を継
続させることによって書き込みパルスを出力することを
遅延させていたが、本実施例においては、消去パルスの
パルス中は常に一定であシ、修正スイッチ２４の操作間
隔を検出して書き込みパルスの発生時期のみを遅延させ
るものである。

本実施例の構成は、前述した接続関係のみが第１図に示
す実施例と異なり、その他の部分に関しては前述した実
施例と同一である。

次に第５図に示すタイムチャートを用いて第４図に示す
実施例の動作を説明する。

第５図は、修正スイッチ２４を連続して操作した場合の
各信号のタイムチャートである。

修正モードが選択されているときに修正スイッチ２４を
操作することによシ修正パルス信号Ｃはアンドゲート２
２から出力される。

この修正パルス信号Ｃの最初の立ち上がりに同期してク
リップ７０ツブ３２のＱ出力はＨレベルになる即ち、消
去パルス発生回路３０よシ消去パルスが出力され、駆動
回路１４を介してＥＣＤ　１乙の表示が消去される。　
　信号ＥがＨレベルになると、アンドゲート３４は開状
態になシクロツク信号ダ１が６２進カウンタ６６に印加
される。

この３２進カウンタ３６のリセット状態は、修正スイッ
チ２４の操作で７リツプ７０ツブ２８の４出力がＬレベ
ルになることによシ解除されているのでクロック信号０
１が印加されると、カウントを開始し、カウントを終了
すると１パルス出力する。

この６２進カウンタ６６の出力する信号Ｈによシフリッ
プ７０ツブ６２はリセットされてそのＱ出力がＬレベル
となる。　　この時点で消去パルス発生回路６０は消去
パルスを出力することを停止する。

また、信号Ｈが立ち上がると７リツプ７０ツブ４６のＱ
出力もＨレベルとなシ、アンドゲート５０は開状態とな
る。

一方、アンドゲート４０は、修正パルス信号Ｃの最初の
立ち上がりに同期してそのＱ出力をＨレベルにするフリ
ップフロップ２８と通常金山力がＨレベルにある７リツ
プフｐツブ４８からのＨレベル信号によシ、修正スイッ
チ２４の操作と同時に開状態となってクロック信号＋２
１１を１６進カウンタ４２に印加する。

この１６進カウンタ４２はカウントを開始するが、修正
パルス信号Ｃをそのリセット端子に入力しているので、
修正パルス信号Ｃの間隔が一定時間以上（本実施例にお
いては０．５秒以上）にならなければカウントを終了す
ることができず、１パルス出力することもない。

従って、修正パルス信号Ｃの間隔、即ち修正スイッチ２
４の操作間隔が０．５秒以上にならなければフリップ７
ｐツブ４８のＱ出力がＨレベルになることはなく、これ
によってアンドゲート５０もその出力端をＨレベルにす
ることはない。

このアンドゲート５０の出力がＬレベルのままであると
、書き込みパルス発生回路５４は書き込みパルスとして
の信号ＮをＨレベルにすることはない。

修正スイッチ２４の操作間隔が０．５秒以上又は終了す
ると、１６進カウンタ４２から１パルス出力されてフリ
ップ７０ツブ４８のＱ出力はＨレベルになる。

これによって開状態におるアンドゲート５０の出力端は
Ｈレベルとなシ、書き込みパルス発生回路５４内の７リ
ツプ７四ツブ５８のＱ出力もＨレベルとなるこの時には
じめて書き込みパルスが書き込みノ（ルス発生回路５４
から出力されることになり、修正された時刻が駆動回路
１４を介してＥＣＤ　１６に書き込まれて表示される。

信号ＮがＨレベルになると１６進カウンタ６２がカウン
トを始め、カウントを終了すると１）（ルス出力して、
７リツプフロツプ２８．５８をリセットする。

この時点で書き込みパルス発生回路５４は書き込みパル
スを出力することを停止する。

このように本実施例において消去パルスは常に表示を消
去するのに最低限必要な時間のみ出力され、書き込みパ
ルスはスイッチ操作の間隔に応じて出力される。

以上詳述したように本発明によれば、修正）（ルスの発
生間隔、即ち修正スイッチの操作間隔が一定時間未満の
ときには、消去）くルスのみが出力されることになるの
で、時刻を修正する時間を液晶表示装置等とほぼ同じに
することができる。

また、修正時間を短かくするために特別な操作を必要と
しない。

さらに、書き込みパルスが出力されている途中で修正パ
ルスが供給されると、極めてうすい時刻表示の段階で表
示が消えてしまうことがあったが、本発明における修正
パルスと書き込みパルスとは同時に出力されることがな
いため、このような問題が生じることはない。

このように本発明は、ＥＣＤを有する時計における迅速
な時刻修正を可能にした修正装置を提供するものである
。

【図面の簡単な説明】

第１図は本発明の一実施例を示す図、第２図及び第３図
は第１図に示す実施例のタイムチャート、第４図は本発
明の他の実施例を示す図、第５図は第４図に示す実施例
のタイムチャートである。 １６・・・ＥＣＤ、　　１７・・・修正モード切換スイ
ッチ、２４・・・修正スイッチ、６０・・・消去パルス
発生回路、６８・・・カウンタ回路、４４・・・書き込
みパルス遅延回路、５４・・・書き込みパルス発生回路
。

Claims (1)

【特許請求の範囲】
1. エレクトロクロミック表示部と、計時回路の内容に従っ
   て前記エレクトロクロミック表示部を駆動する駆動回路
   とを有するエレクトロクロミック表示時計における、外
   部操作によ）時刻修正ノ（ルスを発生させる修正スイッ
   チと、前記修正）（ルスの発生と同時にエレクトロクロ
   ミック表示部の表示を消去するだめの消去パルスを前記
   駆動回路へ供給する消去パルス発生手段と、前記消去）
   くルスが供給された後にエレクトロクロミック表示部に
   修正後の表示を書き込むための書き込みノくルスを前記
   駆動回路へ供給する書き込みパルス発生手段とを有する
   時刻修正装置において、前記修正スイッチの操作によ多
   発生する前記修正ノ（ルスの発生間隔をカウント検出す
   るカウンタ手段と、該カウンタ手段により前記修正パル
   スの発生間隔が一定時間以上であることを検出した時か
   ら、該発生間隔が一定時間以上になったことを検出する
   まで前記書き込みパルスの発生時期を遅延する書込みパ
   ルス遅延回路とを有することを特徴とするエレクトロク
   ロミック表示時計の時刻修正装置。