JPS593895B2 - Ａ／ｆ変換器 - Google Patents

Description

【発明の詳細な説明】 本発明は、アナログ入力信号に対応した間欠的な矩形波
信号出力を得るＡ／Ｆ変換器に関する。

従来、アナログ入力信号としての電流■、電圧Ｖに対し
て出力パルス周波数やパルス幅が変化するＩ／Ｆ、Ｖ／
Ｆ変換器は、入力信号に対する出力信号を比例的に変化
させるものであった。

従って、従来の変換器をある制御対象機器の制御装置に
組込む場合に、制御対象機器の制御特性が直線的（線形
）であれば問題ないが、非直線特性の場合には何らかの
補正手段を必要とした。

この補正手段として、制御対象機器の特性に見合った非
直線出力を得る関数発生器等を用意する。

また、正負両極性の出力に異なる特性を必要とする場合
に、従来変換器は何れの極性に対しても同一特性となる
ため、正極性用と負極性用の２つの変換器を用意する必
要があった。

この場合も正、負極性に所期の非直線特性を得るには夫
々に補正手段を用意する。

本発明の目的は、正、負両極性の入出力特性を互いに異
なるものにできしかも夫々を直線特性、非直線特性に変
えることができる安価なＡ／Ｆ変換器を提供するにある
。

第１図は本発明の一実施例を示す回路図である。

図において、比例演算増幅部１は、演算増幅器Ａ１と抵
抗Ｒ１，Ｒ２，Ｒ３と可変抵抗器ｐ１゜Ｒ２とダイオー
ドＤ１．Ｄ２とで構成され、アナログ入力信号ｅｉが負
極性の場合には出力０１ に正極性出力をｅｉが正極性
の場合には出力０２に負極性出力を得るし、夫々は可変
抵抗器Ｐｉ、Ｒ２で夫々利得が可変とされる。

すなわち、比例演算増幅器１は入出力特性が入力ｅｉ＝
０を境にして独立に利得設定できる直線特性出力になる
。

積分器２は、演算増幅Ａ２と抵抗Ｒ４、Ｒ５とコンデン
サＣ１と可変抵抗器Ｐ３とリセットスイッチ用トランジ
スタＦＥＴ１とで構成され、比例演算増幅部１の出力０
１又は０２の積分出力０４を得るもので利得は可変抵抗
器Ｐ３で可変とされる。

反転増幅部３は、演算増幅器Ａ３と抵抗Ｒ６、Ｒ７。

Ｒ８で構成され、比例演算増幅部１の出力０１又は０２
の反転出力（利得１）０３を得る。

加算増幅部４は、演算増幅器Ａ４と抵抗Ｒ８〜Ｒ１３と
ダイオードＤ３．Ｄ４で構成され、積分器２の出力０４
と反転増幅部３の出力０３とを入力ｅｉの極性に応じて
同極性で得てその加算を可能にし、積分器２の出力０４
と反転増幅部３の出力０３の加算値が正極性のときに出
力０５に利得１で反転出力を取り出し、出力０４と０３
の加算値が負極性のときに出力０６に利得１で反転出力
を取り出す。

反転増幅器５は、演算増幅器Ａ５と抵抗Ｒ１４，Ｒ１５
とで構成され、加算増幅部４の出力０５の反転出力（利
得１）を取り出し、出力０６に極性が合わされる。

比較器６は、演算増幅器Ａ６と抵抗Ｒ１６Ｒ１７と可変
抵抗器Ｐ４とダイオードＤ５で構成され、出力０５が可
変抵抗器Ｐ４で設定する絶対レベルになったときに反転
する出力０７を得る。

比較器７は、演算増幅器Ａ７と抵抗Ｒ１Ｂ、Ｒ’１９と
可変抵抗器Ｐ５とダイオードＤ６で構成され、出力０６
が可変抵抗器Ｐ５で設定する絶対レベルになったときに
反転する出力０８を得る。

単安定マルチバイブレーク８，９は可変抵抗器Ｐ５．Ｐ
７とコンデンサｃ２ 、ｃ３で夫々時定数が設定され入
力０７，０８の反転出力でトリガされて設定された幅の
パルス出力ｏ９ｙ ０１０を得る。

インバータ１０．１１は単安定マルチバイブレータ８，
９の出力ｏ９１０１０を夫々反転した出力を得るもので
これらインバータ１０．１１は被制御対象機器の制御装
置によっては不要になる。

リセット回路１２は、ノアゲートＧ１とナントゲートＧ
２とインバータＧ３とで構成され、単安定マルチバイブ
レータ８，９の出力０９又は０１０の出力期間だけ積分
器２のトランジスタＦＥＴＩを導通させて該積分器２を
リセットする。

また、リセット回路１２のナントゲートＧ２はその外部
人力Ａによって出力制御を可能にしている。

この八人力は被制御対象機器の制御装置によっては不要
になる。

ここで、単安定マルチバイブレータ８，９は入力にロー
レベルｒＬＪのパルスが入力するとその時定数に相当す
る幅のハイレベルｒＨＪパルスを出力し、入力にローレ
ベルｒＬＪが継続するとハイレベル出力が継続する特性
を有する。

第１図の動作を第２図Ａ、Ｂの各部波形図を参照して説
明する。

アナログ入力信号ｅｉが正極性の場合は各部用力０１〜
０５及び０７，０９が第２図Ａに示す波形になる。

正極性のアナログ入力信号ｅｉに対して比例演算増幅部
１の出力０、は零にあり、出力０２に利得Ｐ２／Ｐ１で
負極性で表われる。

比例演算増幅部１の出力０１，０２に対して、反転増幅
部３の出力０３は信号０２の陰性反転に一致し、積分器
２の出力０４は信号０２のレベルに応じた傾斜で増加す
る。

加算増幅部４の出力０５は信号０３と０４の和を反転増
幅したものになり、この信号は反転増幅器５を通すこと
で反転され比較器６によって可変抵抗器Ｐ４のレベルと
比較される。

可変抵抗器Ｐ４の設定電圧が−ｅｘとすると、信号出力
０５が−ｅｘを越えると比較器６の出力０、ハハイレベ
ルｒＨＪからローレベルｒＬＪに反転する。

このとき、単安定マルチバイブレータ８の出力０９はロ
ーレベルｒＬＪからハイレベルｒＨＪに変り、その時定
数で決まる一定時間（ｔｏＮ）だけハイレベルｒＨＪ状
態を維持する。

単安定マルチバイブレータ８の出力Ｏ０がハイレベルｒ
ＨＪになると、リセット回路１２によって積分器２の出
力０４が零ボルトになり、信号０５は反転増幅器３の反
転出力レベルになるし、比較器６の出力も元に戻る。

この状態は単安定マルチバイブレータ８の出力期間（ｔ
ＯＮ）だけ保持される。

このｔＯＮ期間経過後、単安定マルチバイブレータ８の
出力Ｏ０はローレベルｒＬＪになり、積分器２は再び積
分を開始するという繰り返し動作になり、単安定マルチ
バイブレータ８の出力Ｏ０は間欠的矩形波信号になり、
その周期は入力信号ｅｉによって変る。

単安定マルチバイブレーク８の出力０９の平均電圧Ｅ。

Ｑは下記（１）式となる。ｔｔｂ・し１ 但し、楡−□・Ｋは可変抵抗器Ｐ３によ −Ｐ２ り決まる定数、Ｋｘ／Ｒ１である。

上記（１）式において、右辺分母第２項は第２図のｔ
ＯＦＦ期間に相当し、出力０２，０３．Ｏ４はにあるこ
とから、出力０３＋０４になる出力Ｏ５はになる。

そして、この出力０．の反転出力と比較器６の設定値ｅ
ｘとが一致する期間がｔＯＦＦにあることから０５ ＝
ｅｘ、 ｔ ＝ ｔ ＯＦＦを上式に代入してｔＸ、
Ｋｘが上述の式からｔ ＯＦＦ期間を求めると となる。

入力ｅｉに対する出力Ｅ。８の関係を直線的にするには
、入力電圧ｅｉの最大値をｅｉＭＡｘとすると可変抵抗
器Ｐ４の設定値ｅｘ−Ｋｘ−ｅｉＭＡＸにし、単安定マ
ルチバイブレータ８の出力期間ｔＯＮをｔｘに設定すれ
ば良い。

この設定でｅｉ＝ｅｉＭＡＸにあれば上式（１）ハ となる。

すなわち単安定マルチバイブレータ８の出力はオン状態
を継続する。

そして、ｅｉ−ｅｉ−（ｎは定数）にあれば、 となり、単安定マルチバイブレーク８の出力デユーティ
レシオは１／ｎになる。

次に、アナログ入力信号ｅｉが負極性の場合は各部出力
０１〜０４及び０６，０８，０□。

が第２図Ｂに示す波形になる。

この場合の単安定マルチバイブレータ９の出力０１０の
平均電圧Ｅ。

、は、下式（４）式となる。

但し、ＫＹ＝Ｐ １／Ｒ１、ｔ ’Ｙ−−ｉｉ−である
。

この場合も入力ｅｉに対する出力Ｅ。

、の関係を直線的にするには、入力電圧ｅｉの最大値ｅ
ｉＭＡＸとすると可変抵抗器Ｐ５の設定値ｅＹ−ＫＹｅ
ｉＭＡＸにし、単安定マルチバイブレータ９の出力期間
ｔＯＮをｔｙに設定すれば良い。

次に、入力ｅ１に対する出力Ｅ。

８９ ＥＯ９を非直線関係にするには上記（１） 、
（４）での直線関係にする設定で単安定マルチバイブレ
ータ８，９の時定数すなわち可変抵抗器Ｐ６ 、Ｐ７を
調整し、とすることで達成される。

すなわち、可変抵抗器Ｐ６又はＰ７を変更してｔＯＮ期
間を欺又はｔ、に一致させないときに（１）又は（４）
式はの関係になって入力ｅｉに対するＥ。

８ 、ＥＯ９は非直線関係になる。

第３図は入出力特性を示す。

第１象限には入力ｅｉが正極性の場合をＫＸ＝１で示し
、直線特性ＡはｔＯＮ−ｔｘ＋ ｅＸ＝ｅｉＭＡＸの場
合を、上に凸の特性ＢはｔｏＮ＞へ、下に凸の特性Ｃは
ｔ□Ｎ＜ｔ）（の場合を示す。

第３象限には入力ｅｉが負極性の場合をＫＹ＝２で示し
、直線特性りはｔＯＮ＝ｔＹ。

ｅＹ−ＫＹｅｉＭＡＸの場合を、下に凸の特性Ｅはｔ□
Ｈ＜ｔｙ、上に凸の特性Ｆはｔ□Ｎ＞ｔｙの場合を示す
。

このように、各部設定を変えることにより、アナログ人
力ｅｉの正負極性に対する出力別得を、さらに直線、非
直線の出力特性を正負極性に対して互いに異なる特性で
個別に変えることができる。

これらの特性は制御対象機器の特性さらには所望する出
力特性に応じて（１） 、 （４）式から各設定値を変
えることで変更される。

第４図は本発明Ａ／Ｆ変換器を自動制御系に適用した一
例を示す。

２０は制御人力ＶＩＮとフィードバック信号ｖＦとの偏
差に応じた演算をする前置増幅器であり、通常はＰ・■
・Ｄ（比例・積分・微分）特性を持つ。

２１は第２図のＡ／Ｆ変換器であり、増幅器２０の出力
を入力ｅｉとし、出力０９ｊ０１０を得る。

２２，２３はＡ／Ｆ変換器２１の矩形波出力Ｏ０，０□
。

の平均電圧や周波数に対応するアナログ出力もしくはデ
ィジタル出力を得る変換器である。

２４は制御対象機器であり、変換器２２又は２３によっ
て目標値が変化する。

２５は制御量の帰還回路であり、制御対象機器２４の制
御量に応じたフィードバック信号ｖＦを得る。

こうした制御系において、制御対象機器２４の入出力特
性に対して逆関数特性を持つようにＡ／Ｆ変換器２１の
特性設定することで、目標値の全領域において安定系を
得ることができる。

以上間らかにしたように、本発明によれば、入力信号の
極性によって異なった出力特性を得ることができるし、
その出力特性も直線特性は勿論、所望する非直線特性を
得ることができ、制御対象機器に所望の制御量を得る場
合や制御特性を変更する場合にもその直線化、非直線化
適宜設定できる。

また、回路構成としては演算増幅器、ロジック素子など
高信頼度部品を使用して比較的低価格の変換器を実現で
きる。

【図面の簡単な説明】 第１図は本発明の一実施例を示す回路図、第２図Ａ、Ｂ
は第１図の動作を説明するための各部波形図、第３図は
第１図の入出力特性を説明するための図、第４図は本発
明の適用例を示す自動制御系ブロック図である。 １・・・・・・比例演算増幅器、２・・・・・・積分器
、３・・・・・・反転増幅器、４・・・・・・加算増幅
器、５・・・・・・反転増幅器、６，７・・・・・・比
較器、８，９・・・・・・単安定マルチバイブレータ、
１０，１１・・・・・・インバータ、１２・・・・・・
リセット回路、２１・・・・・・Ａ／Ｆ変換器。

Claims (1)

【特許請求の範囲】
1. １ アナログ入力信号をその正、負極性に応じて個別の
   利得で夫々個別に増幅出力できる比例演算増幅部と、上
   記アナログ入力信号の極性に応じた比例演算増幅部の出
   力を積分するリセット可能の積分器と、上記アナログ入
   力信号の極性に応じた比例演算増幅部の出力を上記積分
   器の出力極性に合わせて出力する反転増幅部と、上記積
   分器の出力と上記反転増幅部の出力とを加算入力としそ
   の加算入力の正、負極性に応じて夫々個別に増幅出力で
   きる加算増幅部と、上記アナログ入力信号の極性に応じ
   た上記加算増幅部の両川力を設定した一対の基準電圧と
   夫々比較する一対の比較器と、この一対の比較器の出力
   を夫々トリガ信号にして設定した幅のパルスを夫々出力
   する一対の単安定マルチバイブレークと、この一対の単
   安定マルチバイブレークの出力パルス期間だけ上記積分
   器をリセットするリセット回路とを備え、上記単安定マ
   ルチバイブレータの出力パルス期間と積分器の積分時定
   数との一致でアナログ入力信号に対する単安定マルチバ
   イブレークの平均出力電圧に直線特性を持たせ、上記出
   力パルス期間と積分時定数の不一致でアナログ入力信号
   に対する上記平均出力電圧に非直線特性を持たせること
   を特徴とするＡ／Ｆ変換器。