JPS5939059A

JPS5939059A - 半導体装置

Info

Publication number: JPS5939059A
Application number: JP57147554A
Authority: JP
Inventors: Satoshi Mikami; 三上　訓; Masami Fujii; 藤井　正己; Kenji Iimura; 飯村　健二; Atsushi Takahoshi; 高星　淳
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1982-08-27
Filing date: 1982-08-27
Publication date: 1984-03-03

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】本発明は半導体装置に係わり、特にサイリスタ・ダイオ
ード単相全波整流ブリッジに関するものである。

この種半導体装置には、結線方式により、第１図（ａ）
に示すサイリスタ・ダイオードシリーズ方式、第１図（
ｂ）に示すサイリスタカソード共通方式、第１図（Ｃ）
に示すダイオード付加サイリスタカソード共通方式の３
方式がある。構造は一般に金属冷却体上に絶縁板を介し
て、サイリスタペレットとダイオードペレットを所定の
結線方式に組んだもの゛を載置し、金属冷却体上に、そ
の入出力端子、ゲ−ト端子が露出される形でモールドし
ている。

このような構成により、荷電部に対して金属冷却体が絶
縁されているので取扱いが容易、小型軽瀾等の特長があ
υ、急速に普及してきている。

従来は、サイリスタペレットとダイオードペレットを井
桁形に組んだ導体の間に挾持していた。

第２図（Ｆａ）は、サイリスタ・ダイオードシリーズ方
式の概略構成を示しており、導体１３〜１ｄは井桁形に
組まれ、サイリスタペレット２ａ、２ｂ。

ダイオードペレツ）３ａ、３ｂが導体ｌａ〜ｌｄ間に挾
持されている。この構成では、各導体１ａ〜ｌｄ自体は
全て同形状で部品点数を少なくする利点があるが、端子
の極性が不揃で使用者は注意が必要であり、また、各ペ
レットはその整流方向がまちまちで配列に手間が掛る。

ダイオードペレツ）３ｂは第２図（ｂ）に拡大して示す
ように、アノード層側が導体ｌｄ側となるだめ、メサ形
のｐｎ接合形状を持つ場合は、補助部材４を設けて、ろ
う材５の盛上りによる耐圧不良を防ぐ必要がある。また
、サイリスタペレット２ａはカソード層側が導体ＩＣ側
となるため、ゲートリードの取出が極めて困難となって
いた。

それゆえ、本発明の目的は、取扱いが一層容易で、製作
の容易なこの種半導体装置を提供することにある。

上記目的を達成する本発明の特徴とするところは、１ノ
一ド層の周縁がカソード側に延在したサイリスタペレッ
トをアノード層側が絶縁板上の導電パターン側となるよ
うに配置し、ダイオードペレットはカソード層側が絶縁
板上の導電パターン側となるように配置し、ブリッジを
構成するようにサイリスタペレットのカソード層、ダイ
オードペレットのアノード層をそれぞれ亘り線によって
所定の導電パターンと接続していることにある。

以下、本発明を実施例を示す図面に基づいて説明する。

第３図（ａ）、　（ｂ）はサイリスタ・ダイオードシリ
ーズ方式の一実施例を示している。

１１はアルミニウム製の金属冷却板でその上にセラミッ
ク製の絶縁板１２がろう付されている。

第３図（ａ）では絶縁板１２に点を付しである。絶縁板
１２上には銅薄板製の導電パターン１３がろう付されて
いる。第３図（ａ）では導電ノくターン１３に斜線を付
しである。特定の導電・くターン１３ａ。

１３ｂにサイリスタペレットｔ４ａ、１４ｂがろう付さ
れ、特定の導電パターン１３Ｃ，１３ｄにダイオードペ
レット１５ａ、１５ｂがろう付されている。各ペレット
１４ａ、１４ｂ、１５ａ。

１５ｂと導電パターン１３とは亘り線１６で接続されて
、第１図（ａ）に示すサイリスタ・ダイオードシリーズ
方式の結線が形成されている。また、導電パターン１３
には入力端子３．７　ａ（ＩＪ）、　ｔ　７　ｂ（ｖ）
、出力端子１８ａ（ト）、１８ｂ（へ）、ゲート端子１
９ａ（Ｇ＋　）　、　１９　）１　（Ｇ２）がろう付さ
れている。

サイリスタペレット１４．ａ、１４ｂとゲート端子１９
ａ、１９ｂは、ゲートリード２０ａ、２０ｂで接続され
ている。

第３図（ｌ〕）では簡略化のため、ろう材は省略されて
いる。

第３図に示す結線、配置を行った後、ゲートリードがか
くれるまで、第３図（ｂ）に一点鎖線で示すようにソフ
トレジンであるシリコーン樹脂で覆い、その後、二点鎖
線で示すようにｌ・−ドレジンであるエポキシ樹脂でモ
ールドする。

第４図は第３図の実施例で用いたサイリスタペレット１
４を示して鳥。所謂センターゲート、ユニサーフエース
構造で、下側主表面（アノード層側）から上側主表面、
（カソード層側）に向って順次Ｐ＊　、Ｎｎ　、ＰＲ、
ＮＥの４層があり、Ｎ８層は環状となっている。Ｐｇ層
は周縁が上側主表面に延在している。−上側主表面周辺
に環状の溝があり、ＰＫ層とＮＲ層、ＮＲ層とＰ＋＋層
が作るＰＮ接合が露出しており、溝内にガラスなどの表
面安定化材２１が設けられている、第５図は第３図の実施例で用いたダイオードペレット１
５を示している。下側主表面（カソード層側）から上側
主表面（アノ−ド層側）に向って順次Ｎ”　、Ｎ、Ｐ”
層の３層がある。ｐ　＋層とＮ層が作るＰＮ接合はメサ
形となっておシ、ガラスなどの表面安定化材２２が設け
られでいる。

第４図、第５図に示すベレットを用いているので、サイ
リスタペレット１４、ダイオードペレット１５は導電パ
ターン１３上に容易に設けることができ、サイリスタペ
レットではゲートリード２０の引出しは簡単で、ダイオ
ードペレットでは第５図に一点鎖線円内に示すように、
ろう材２３が盛上ってもＰＮ接合には達することはなく
、耐圧が低下することはない。

サイリスタペレット１４はゲート端子１９に近接した位
置にあるため、ゲートリード２０は短くなり、シリコー
ン樹脂の膨張・収縮によってゲートリード２０が断線し
たり、サイリスタペレット１４との接続が解ける事故の
機会は非常に少ない。

従って、信頼性は高い。

このような効果は、サイリスタペレットとして第６図に
示す所謂コーナーゲート、ユニサーフエース構造のもの
を用いても同様である。

第４図のものと異なるところはゲートリードの設けられ
る位置がＰＢｌ輔の角部にあり、ＮＥ層が１形状となっ
ていることにある。

尚　第６図において、第４図に示すものと同一物、相当
物には同一符号を付けている。

第７図は第１図（ｂ）のサイリスタカソード共通方式に
よる本発明の他の実施例を示している。

第８図は第１図（Ｃ）のダイオード付加サイリスクカソ
ード共通方式による本発明の他の実施例を示している。

第７図、第８図で第３図〜第５図に示すものと同一物、
相当物には同一符号を付けている。

第７図、第８図において、１４Ｃ，１４ｄはサイリスタ
ペレット、１５ｃ〜１５ｅはダイオードペレット、２０
Ｃ，２０ｄはゲートリードで、絶縁板１２には点を、ま
た、各導電ノくターン１３には斜線を付けている。

第３図、第７図、第８図に示す各実施例では各外部端子
１７〜２０の配置関係が同一となっており、ゲート端子
１９ａ、１９ｂを中心として、入力端子１７ａ、１７ｂ
が図で見て左側に、また、出力端子１３ａ、１８ｂが右
側に位置し、極性に調オロがあるので、使用者は扱い易
い。まだ、サイリスタペレット１４、ダイオードペレッ
ト１５はその形状で極性を判別できるので、製作が容易
である。特に、サイリスタペレット１４ではゲートリー
ド２０の長さを短くできてインダクタンスを小さくでき
、製作が容易である。ダイオードペレット１５ではろう
材の盛上りがあっても、耐圧低下はない。導電パターン
１３に多少の変動があるものの、その他の部品は共用で
きるところが多く、従って、部品点数が少なく、量産性
も優れている。

第７図、第８図の実施例でも、第６図に示したサイリス
タペレットが使用できることは容易に理解されるであろ
う。

【図面の簡単な説明】

第１図（ａ）〜＜ｃ＞は異なる結線方式におけるサイリ
スタ・ダイオード単相全波整流ブリッジの回路接続図、
第２図（ａ）、　（ｂ）はサイリスタ・ダイオードシリ
ーズ方式による従来の半導体装置の概略図およびそのダ
イオードペレットの拡大図、第３図（ａ）。（ｂ）は本発明の一実施例を示す上面図およびＩ−Ｉ切
断線に沿った断面図、第４図（ａ）、　（ｂ）は第３図
に示す半導体装置で使用されたサイリスタイ１ノツトの
上面図および■−■切断線に沿った断面図、第５図は第
３図に示す半導体装置で使用されたダイオードペレット
の断面図、第６図（ａ）、　（ｂ）は第３図に示す半導
体装置で使用し得るサイリスタペレットの上面図および
ｍ−ｎｔ切断線に沿った断面図、第７図、第８図はそれ
ぞれ本発明の他の実施例を示す上面図である。１１・・・金属冷却体、１２・・・絶縁板、１３・・・
導電パターン、１４・・・サイリスタペレット、１５・
・・ダイオードペレット、１６・・・巨り線、１７・・
・入力端子、１８・・・出力端子、１９・・・ゲート端
子、２０・・・ゲー″）罵４・、ｅｌｇＪ（幻　　　　　　　（ｂ）　　　　　　　　（Ｃ）第３
図ｔθ〕署ｆＭ

Claims

【特許請求の範囲】１、金属冷却体上に絶縁板が設けられ、上君己絶縁板上
に複数の導電ノくターンが設けられ、特定の上記導電パ
ターン上にアノード層の周囲をカソード層側に延在した
サイリスタペレットがそのアノード側を導電パターン側
としてまたダイオードベレットがそのカソード層側を導
電ノくターンＩＩＱとして設けられ、特定の上記導電ノ
くターン上に入力端子、出力端子、ゲート端子が設けら
れ、上記サイ１ノスタペレツトのカソード層および上記
ダイオードベレットのアノード層が亘り線によって特定
の上記導電パターンと接続されてサイリスタ・ダイオー
ド単相全波整流ブリッジが形成され、上記サイリスタペ
レットのゲート層と上記ゲート端子が接続され、上記金
属冷却体上を上記各端子が露出するようにモールドして
いることを特徴とする半導体装置。２、上記第１項において、接続関係にあるサイリスタペ
レットとゲート端子が近接されて、その接続リードが最
短化されていることを％徴とする半導体装置。３、上記第１項において、サイリスタペレットとゲート
端子の接続リードはソフトレジンで覆われており、ソフ
トレジンを包むように全体がノ・−ドレジンでモールド
されていることを特徴とする半導体装置。