JPS5939111A

JPS5939111A - ベース電流補正装置

Info

Publication number: JPS5939111A
Application number: JP57149686A
Authority: JP
Inventors: Yojiro Fukushima; 福嶋　洋次郎; Kinji Kawamoto; 河本　欣士
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1982-08-27
Filing date: 1982-08-27
Publication date: 1984-03-03
Also published as: JPS6322733B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】産業上の利用分野本発明は、トランジスタ回路の入力バイアス電流をみか
け上小さくするとともに低電圧で動作可能な増幅装置に
関するものである。

従来例の構成とその問題点従来トランジスタのベース電流を小さくする方法として
はダーリントン接続が良く知られている。

ダーリントン接続をオペアンプの入力段に使用した例を
第１図に示す。オペアンプにおけるトランジスタ（第１
図のトランジスタ６に相当）のベース電流は、入力端子
の外部に接続された抵抗に流れることにより入力電圧オ
フセットを発生させて出力信号の誤差を生ずる。したが
って外部抵抗の値を大きくすることはできない。しかし
ながら一般的には、外部の接続条件に自由度をもたせ、
また出力信号の誤差をなくすためにも、入力端子のベー
ス電流はできるだけ小さいことが望ましい。

第１図の従来例においては正の入力端子２と負の入力端
子１に流れるベース電流を小さくするために、トランジ
スタ６および７．トランジスタ８および９を各々ダーリ
ントン接続の差動アンプとして構成している。ここで１
０は差動アンプのエミツタ電流を決める定電流源、１１
と１２は差動アンプの負荷を構成するカレントミラーの
トランジスタ、１３は差動アンプの出力により駆動され
る２段目増幅段のトランジスタ、１４は２段目増幅段の
コレクタ電流を決める定電流源、３は出力端子、４は正
の電源端子、６は負の電源端子である。

ここでこの回路の最低動作電圧をみると、正の電源端子
４から定電流源１０．トランジスタ７のエミッタヘース
を経てトランジスタ６のエミッタ　ベースから負の入力
端子１に至る電流の経路に、２つのペースエミッタ間電
圧と、一つの定電流源の電圧がある。ペースエミッタ間
電圧をｖＢＥ。

定電流源をトランジスタのカレントミラーで構成し、た
ときの動作電圧の最小値はｖＣＥＳＡＴ　であるので、
この回路が動作するために最小限必要な電源電圧は２■
ＢＥ＋■ｃＥｓＡＴ　となる。一般的にｖＢＥは約０・
７ｖ、ｖｃＥｓＡＴは約ｏ、２ｖであるからこの回路の
最低動作電圧は２ＸＯ７＋０．２＝１．６（ボルト）と
なる。この電圧は乾電池２個（３■）では動作するが電
池寿命を長くするためにはもっと低い電源電圧でも安定
に動作する増幅装置が望まれる。

発明の目的本発明は、従来例よシもベース電流を低減させ、かつ更
に低い電源電圧で動作する増幅装置を提供することを目
的とする。

発明の構成本発明は第１の定電流源を第１のトランジスタのベース
とカレントミラーの入力とに接続し、前記第１の定電流
源と所定の比率の電流比を有する第２の定電流源を、第
２のトランジスタのベースと前記カレントミラーの出方
とに接続し、第１のトランジスタのベース電流と等価な
電流を、第２の定電流源とカレントミラーの出方電流と
の差によ多発生させ、第２のトランジスタのベースに供
給するように構成し、低い電圧で動作可能とした増幅装
置である。

実施例の説明第２図に本発明の一実施例の構成を示す。第１のトラン
ジスタ２１のベースと、トランジスタ２２とトランジス
タ２３より成るカレントミラーの入力テするトランジス
タ２２のコレクタとに、第１の定電流源２６を接続し、
第２のトランジスタ２０のベースと、カレントミラーの
出力であるトランジスタ２３のコレクタとに、第２の定
電流源２６を接続する。さらに第１のトランジスタ２１
に定電流源２４を接続し、第２のトランジスタ２０のコ
レクタに定電流源２７を接続し、この定電流源２４と２
７の電流値を同一とする。ここで第１゜第２の定電流源
２５．２６の電流をともにＩｒ。

定電流源２４と２７の電流をともに■。とじ、各トラン
ジスタの直流電流増幅率をｈＦＥとし、トランジスタ２
２のコレクタ電流をＩＭ　とおくと、次の（１）式が成
立する。

ここでトランジスタ２２と２３は同じ特性とすると、ト
ランジスタ２３のコレクタ電流はトランジスタ２２のコ
レクタ電流に等しいからトランジスタ２ｏのベースに流
れ込む電流はＩｒ−ＩＭであり２ｏと２１は同じ特性で
あるとするとこの値は、トランジスタ２０のコレクタ電
流とベース電流の関係に等しい。従ってトランジスタ２
ｏのベース電流は、第２の定電流源２６の電流ｌｒとカ
レントミラーの出力電流ＩＭとの差でもって発生した電
流（Ｉ、−ＩＭ）で供給される。　　　　−第３図に本
発明をオペアンプに使用した実施例の回路図を示す。第
１のブロック６８と第２のブロック６９のそれぞれに第
２図の構成を用いている。他の部分は従来例と同じであ
る。定電流源４１（第１図の定電流源１０に相当）はト
ランジスタ３９および４０より成る差動増幅器のエミッ
タ電流を決め、トランジスタ４２と４３は差動増幅器の
負荷であってカレントミラー型式に接続されている。差
動増幅器の出力により駆動されるトランジスタ６４（第
１図のトランジスタ１３に相当）は２段目増幅段であっ
て定電流源６３（第１１図の１４に相当）によりコレク
タ電流を決定する。

また６６は出力端子、６６は正の電源端子、６７は負の
電源端子である。

まず第１のブロック６８について説明する。本実施例に
おいては第１のトランジスタ３１のベーストカレントミ
ラーの入力であるトランジスタ３３のコレクタとが第１
の定電流源３６に接続され、第２のトランジスタ３９の
ベースとカレントミラーの出力であるトランジスタ３４
のコレクタとが第２の定電流源３７に接続されている。

定電流源３ｏの電流値は、トランジスタ３９のエミッタ
電流に等しく、かつ定電流源４１の％の値に設定されて
いる。こうすることにより前記の如くトランジスタ３９
のベース電流は、第２の定電流源３７とカレントミラー
の出力であるトランジスタ３４の各電流の差で供給され
る。ここでダイオード３２として順方向電圧がトランジ
スタ４２のコレクタエミッタ電圧に等しいものを用い、
定電圧源３６の電圧としてトランジスタ３９のベース電
圧からトランジスタ３３のペースエミッタ間電圧を引い
た値とすることによってトランジスタ３１のエミッタ電
圧をトランジスタ３９のエミッタ電圧に等しくする。こ
うしてトランジスタ３１とトランジスタ３９のコレクタ
エミッタ電圧を等しくすることができ、トランジスタ３
１およびトランジスタ３９のアーリー効果によるｈＦＥ
　の変化がトランジスタ３９のベース電流の誤差を生ず
るのを防ぐことができる。

第２のブロック６９は第１のブロック６８と同様の構成
であるので動作もまったく同様である。

構成素子は、４０，４５，４６，６１がトランジスタ、
４Ｂ、４９．５０が定電流源、６２がダイオード、４７
が定電圧源である。

以上の様にトランジスタ３９のベース電流とトランジス
タ３９のベース電流とトランジスタ４゜のベース電流は
、定電流源３７とトランジスタ３４の差電流および定電
流源４８とトランジスタ４６の差電流でそれぞれ吸収さ
れるため、負の入力端子３８．正の入力端子４４に接続
された外部抵抗に電流が流入、流出することはない。即
ちみかけ上の入力バイアス電流が無い状態となる。従っ
て外部抵抗として抵抗値に大きなものを使用した場合で
も、入力電圧オフセットが発生せず、これによって出力
信号の誤差を生ずることはない。更に第１図の従来例に
おいてはトランジスタ６と７およびトランジスタ８と９
の４素子の差動対におけるペースエミッタ間電圧の相対
的なばらつきが出力電圧オフセットに影響するという欠
点があったが、第３図の実施例においてはトランジスタ
３９および４０の２素子のペースエミッタ間電圧の相対
なばらつきのみが出力電圧オフセットに影響する。よっ
て本回路は、相対バランスを必要とする素子数が少なく
生産性が向上する。

まだ本回路の最低動作電圧をみると、正の電源端子６６
から負の電源端子６７へ電流の流れる経路のうち最低動
作電圧が最も大きいのは、正の電源端子５６から定電圧
源３６．トランジスタ３３゜定電流源３６を経て負の電
源端子６７に至る経路である。この経路における最低動
作電圧を検討するだめに第３図における定電圧源３６と
定電流源３６の具体的な構成を第４図に示す。

第４図において、３１　ａ、３３ａ、３４ａ。

３９ａ、　　６ｅａ、５７ａは第３図の３１．３３゜３
４．３９，５６．５７と同じものである。第３図におけ
る定電圧源３６および定電流源３６は各々第４図におい
て定電圧ブロック６９およびトランジスタ６６に相当す
る。第４図の構成における動作を以下に説明する。トラ
ンジスタ６３０ペースに接続された抵抗６１の値Ｒ６１
と抵抗６２の値Ｒ６２によって、トランジスタ６３のエ
ミッタコレクタ電圧ｖｃＥ６３が決まり、トランジスタ
６３のベースエミッタ間電圧をｖＢＥｅａとすると関係
式は（２）式となる。

一般的にトランジスタのペースエミッタ間電圧はほぼ定
電圧とみなせるので（２）式よりｖＣＥ６３は定電圧源
となる。ここで定電流源６４はトランジスタ６３のベー
ス電流を吸い込むものである。

ｖｃＥ６３の最低動作電圧をみると、トランジスタ６３
が飽和しない限り（２）式の関係は成立するのでトラン
ジスタ６３のコレクタエミッタ間飽和電圧ｖＣＥＳＡＴ
６３が最低動作電圧であるとみなせる。

次に定電流源を構成するトランジスタ６６をみる。トラ
ンジスタ６６と、トランジスタ６６と、トランジスタ６
７は一般的なカレントミラーを構成し、各トランジスタ
の特性が同じであれば定電流源６８の電流値と等しい電
流がトランジスタ６５お−よび６６を流れる。このとき
トランジスタ６５の最低動作電圧は、トランジスタ６６
のコレクタエミッタ間飽和電圧ｖＣＥＳＡＴ６６と々る
。

ここで第３図の回路の最低動作電圧を決める経路を再び
考える。経路に存在する各素子の最低動作電圧は、定電
圧源３６がｖｃＥｓＡＴ６３．トランジスタ３３（３３
ａ）がペースエミッタ間電圧■ＢＥ３３１　定電流源３
６がｖＣＥＳＡＴ６６であル・ｖＣＥＳＡＴ６３　と”
ＣＥＳＡＴｓｓを一般的ナトラ７ジスタのコレクタエミ
ッタ飽和電圧としてｖＣＥＳＡＴとし、ｖＢＥ３３は一
般的なトランジスタのペースエミッタ間電圧としてｖＢ
Ｅ　とすると、全村を加え合わせて（１ｖＢＥ＋２ｖｃ
ＥｓＡＴ）とする。これが本回路の最低動作電圧である
。すなわち一般的な素子において１．１■となり従来例
の１．６ｖを大きく下廻ることが可能である。

発明の効果以上の様に本発明は、みかけ上の入力バイアス電流の低
減を可能にするとともに低電圧動作をも可能にするもの
である。更に本発明はＩＣ化することにより各素子の相
対精度の向上が図れ゛、ベース電流を低減させたもので
あり、ＩＣ化の特長であるシステムの合理化、高信頼性
化に大きく寄与するものである。

【図面の簡単な説明】

第１図は従来の増幅装置の回路図、第２図は本発明の一
実施例の構成図、第３図は本発明を適用した装置の回路
図、第４図は第３図の定電圧源３６および定電流源３６
の具体的な回路図である。２０・・°・・・第２のトランジスタ、２１・・・・・
・第１のトランジスタ、２２．２３・・・・・・カレン
トミラーを構成するトランジスタ、２５・・・・・・第
１の定電流源、２６・・・・・・第２の定電流源、２４
，２７．４１・・・・・・定電流源、４２．４３・・・
・・・カレントミラーを構成するトランジスタ。代理人の氏名　弁理士　中　尾　敏　男　ほか１名第１
図第２図

Claims

【特許請求の範囲】

（１）第１の定電流源を第１のトランジスタのベースと
カレントミラーの入力とに接続し、第１の定電流源と所
定の比率の電流比をもった第２の定電流源を第２のトラ
ンジスタのベースとカレントミラーの出力とに接続し、
第１のトランジスタのベース電流と等価な電流を、第２
の定電流源とカレントミラーの出力電流との差により発
生させ、第２のトランジスタのベースに供給するように
構成したことを特徴とする増幅装置。
（２）第１のトランジスタのコレクタエミッタ間の電位
差を第２のトランジスタのコレクタエミッタ間の電位差
に等しくしたことを特徴とする特許請求の範囲第１項記
載の増幅装置。