JPH0624298B2 - 電流増幅回路 - Google Patents
電流増幅回路Info
- Publication number
- JPH0624298B2 JPH0624298B2 JP61206524A JP20652486A JPH0624298B2 JP H0624298 B2 JPH0624298 B2 JP H0624298B2 JP 61206524 A JP61206524 A JP 61206524A JP 20652486 A JP20652486 A JP 20652486A JP H0624298 B2 JPH0624298 B2 JP H0624298B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- base
- hfe
- current
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000010354 integration Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/34—DC amplifiers in which all stages are DC-coupled
- H03F3/343—DC amplifiers in which all stages are DC-coupled with semiconductor devices only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は電流増幅回路に関するものである。
［従来の技術］ 従来、検波回路等に用いられる電流増幅回路として第３
図のものがあり、以下この動作について説明する。トラ
ンジスタＴ５，Ｔ６に流れるバイアス電流をＩとしたと
き常温におけるトランジスタＴ７のベース電位Ｖｂは Ｖｂ＝２・（ＫＴ／ｑ・ｌｎＩ／ＩＳ） となる、但し、Ｋ；ボルツマン定数、Ｔ；絶対温度、
ｑ；電荷であり、Ｔ＝３００゜Ｋとしたとき、ＫＴ／ｑ
＝２６×１０-3となるため、 Ｖｂ＝２・（２６×１０-3・ｌｎＩ／ＩＳ） となり、これはトランジスタＴ７，Ｔ８のベース−エミ
ッタ電圧の和に等しく、 ２・（２６×１０-3・ｌｎＩ／ＩＳ）＝２６×１０
-3（ｌｎＩＢ／ＩＳ＋ｌｎＩＸ／ＩＳ） となる。この式を変形すると、 ２・ｌｎ（Ｉ／ＩＳ）＝ｌｎ（ＩＢ・ＩＸ／ＩＳ２）∴
Ｉ２＝ＩＢ・ＩＸ となり、ここでＩＢ＝ＩＸ／ｈFEとすると、 Ｉ２＝ＩＸ２／ｈFE となり、 となる。
図のものがあり、以下この動作について説明する。トラ
ンジスタＴ５，Ｔ６に流れるバイアス電流をＩとしたと
き常温におけるトランジスタＴ７のベース電位Ｖｂは Ｖｂ＝２・（ＫＴ／ｑ・ｌｎＩ／ＩＳ） となる、但し、Ｋ；ボルツマン定数、Ｔ；絶対温度、
ｑ；電荷であり、Ｔ＝３００゜Ｋとしたとき、ＫＴ／ｑ
＝２６×１０-3となるため、 Ｖｂ＝２・（２６×１０-3・ｌｎＩ／ＩＳ） となり、これはトランジスタＴ７，Ｔ８のベース−エミ
ッタ電圧の和に等しく、 ２・（２６×１０-3・ｌｎＩ／ＩＳ）＝２６×１０
-3（ｌｎＩＢ／ＩＳ＋ｌｎＩＸ／ＩＳ） となる。この式を変形すると、 ２・ｌｎ（Ｉ／ＩＳ）＝ｌｎ（ＩＢ・ＩＸ／ＩＳ２）∴
Ｉ２＝ＩＢ・ＩＸ となり、ここでＩＢ＝ＩＸ／ｈFEとすると、 Ｉ２＝ＩＸ２／ｈFE となり、 となる。
すなわち、トランジスタＴ８のバイアス電流ＩＸはバイ
アス電流Ｉの となるものである。
アス電流Ｉの となるものである。
また電流ゲインは入力電流をｉとすると、ほぼｈFE倍と
なる。
なる。
［発明が解決しようとする問題点］ 上記の構成では、出力トランジスタＴ８のバイアス電流
ＩＸおよび電流ゲインがｈFEに強く依存するため、素子
のばらつきに弱く、設計が難しいものであった。そして
これが集積化を妨げる要因となっていた。
ＩＸおよび電流ゲインがｈFEに強く依存するため、素子
のばらつきに弱く、設計が難しいものであった。そして
これが集積化を妨げる要因となっていた。
本発明は設計が容易で素子のばらつきによる影響を受け
難く、集積化に適した電流増幅回路を提供するものであ
る。
難く、集積化に適した電流増幅回路を提供するものであ
る。
［問題点を解決するための手段］ 本発明は、ベースおよびコレクタ間を接続した第１およ
び第２のトランジスタを直列に接続し、第１のトランジ
スタのコレクタを第３のトランジスタのベースに接続す
るとともに第２のトランジスタのコレクタを第４のトラ
ンジスタのベースに抵抗を介して接続し、第３および第
４のトランジスタを直列に接続し、第４のトランジスタ
のベースに入力信号を供給することにより、上記目的を
達成するものである。
び第２のトランジスタを直列に接続し、第１のトランジ
スタのコレクタを第３のトランジスタのベースに接続す
るとともに第２のトランジスタのコレクタを第４のトラ
ンジスタのベースに抵抗を介して接続し、第３および第
４のトランジスタを直列に接続し、第４のトランジスタ
のベースに入力信号を供給することにより、上記目的を
達成するものである。
［実施例］ 第１図において、ダイオード接続した第１のトランジス
タＴ１と抵抗Ｒ１を介してダイオード接続した第２のト
ランジスタＴ２を直列に接続してあり、トランジスタＴ
１のコレクタはトランジスタのベースに、トランジスタ
Ｔ２のコレクタはトランジスタＴ４のベースに抵抗Ｒ２
を介して接続してある。トランジスタＴ４のベースに入
力電流ｉを供給してこれをトランジスタＴ３の出力電流
として増幅する構成となっている。
タＴ１と抵抗Ｒ１を介してダイオード接続した第２のト
ランジスタＴ２を直列に接続してあり、トランジスタＴ
１のコレクタはトランジスタのベースに、トランジスタ
Ｔ２のコレクタはトランジスタＴ４のベースに抵抗Ｒ２
を介して接続してある。トランジスタＴ４のベースに入
力電流ｉを供給してこれをトランジスタＴ３の出力電流
として増幅する構成となっている。
以上の構成において、トランジスタＴ１，Ｔ２に流れる
バイアス電流をＩとし、トランジスタＴ３，Ｔ４に流れ
るバイアス電流をＩＸとすると、トランジスタＴ２のコ
レクタ電位Ｖｂ２は ２６×１０-3 ｌｎＩ／ＩＳ＋Ｒ１Ｉ／ｈFE となり、これは抵抗Ｒ２の両端電圧およびトランジスタ
Ｔ４のベース−エミッタ電圧の和と等しいから、 ２６×１０-3・ｌｎＩ／ＩＳ＋Ｒ１Ｉ／ｈFE＝２６×１
０-3・ｌｎＩＸ／ＩＳ＋Ｒ１ＩＸ／ｈFE となる。この式を整理すると、 Ｉ／ＩＸ＝EXPＲ・（ＩＸ−Ｉ）／ｈFE２６×１０-3 となり、この式が成り立つのは Ｉ＝ＩＸ の場合であり、これによりバイアス電流ＩとＩＸとが等
しくなることがわかる。
バイアス電流をＩとし、トランジスタＴ３，Ｔ４に流れ
るバイアス電流をＩＸとすると、トランジスタＴ２のコ
レクタ電位Ｖｂ２は ２６×１０-3 ｌｎＩ／ＩＳ＋Ｒ１Ｉ／ｈFE となり、これは抵抗Ｒ２の両端電圧およびトランジスタ
Ｔ４のベース−エミッタ電圧の和と等しいから、 ２６×１０-3・ｌｎＩ／ＩＳ＋Ｒ１Ｉ／ｈFE＝２６×１
０-3・ｌｎＩＸ／ＩＳ＋Ｒ１ＩＸ／ｈFE となる。この式を整理すると、 Ｉ／ＩＸ＝EXPＲ・（ＩＸ−Ｉ）／ｈFE２６×１０-3 となり、この式が成り立つのは Ｉ＝ＩＸ の場合であり、これによりバイアス電流ＩとＩＸとが等
しくなることがわかる。
つぎにこの回路による電流ゲインについて説明する。入
力電流をｉとし、このうちトランジスタＴ４のベース側
に流れる電流をｉ１、抵抗Ｒ２側に流れる電流をｉ２と
すると、 ｉ＝ｉ１＋ｉ２ となり、これによってトランジスタＴ４に流れる電流を
ｉＳとすると、 ｉｓ＝ｈFE・ｉ１ となる。またこれによるトランジスタＴ４のベース電位
の変化分は、トランジスタＴ４のエミッタ抵抗をＲＥと
すると、 ＲＥ・ＩＳ＝ＲＥ・ｈFE・ｉ１ となり、この結果、抵抗Ｒ２側に流れる電流ｉ２は ｉ２＝ＲＥ・ＩＳ／Ｒ＝ＲＥ・ｈFE・ｉ／Ｒとなる。
力電流をｉとし、このうちトランジスタＴ４のベース側
に流れる電流をｉ１、抵抗Ｒ２側に流れる電流をｉ２と
すると、 ｉ＝ｉ１＋ｉ２ となり、これによってトランジスタＴ４に流れる電流を
ｉＳとすると、 ｉｓ＝ｈFE・ｉ１ となる。またこれによるトランジスタＴ４のベース電位
の変化分は、トランジスタＴ４のエミッタ抵抗をＲＥと
すると、 ＲＥ・ＩＳ＝ＲＥ・ｈFE・ｉ１ となり、この結果、抵抗Ｒ２側に流れる電流ｉ２は ｉ２＝ＲＥ・ＩＳ／Ｒ＝ＲＥ・ｈFE・ｉ／Ｒとなる。
ここでトランジスタＴ４の電流ゲインは ｉＳ／ｉ＝ｉ１・ｈFE／ｉ＝ｉ１・ｈFE／ｉ１＋ＲＥ・
ｉ１・ｈFE／Ｒ＝Ｒ／（Ｒ／ｈFE＋ＲＥ） となり、ｈFEが大きい場合には、ほぼＲ／ＲＥとなり、
ｈFEに無関係にゲインが決まることがわかる。
ｉ１・ｈFE／Ｒ＝Ｒ／（Ｒ／ｈFE＋ＲＥ） となり、ｈFEが大きい場合には、ほぼＲ／ＲＥとなり、
ｈFEに無関係にゲインが決まることがわかる。
このようにこの回路構成によれば、バイアス電流および
電流ゲインがトランジスタのｈFEに依存しないため、回
路素子のばらつきによる影響を受けず、回路設計がし易
く集積化に適した構成となっている。
電流ゲインがトランジスタのｈFEに依存しないため、回
路素子のばらつきによる影響を受けず、回路設計がし易
く集積化に適した構成となっている。
第２図には第１図の例の抵抗Ｒ１を除去した構成例を示
してある。この構成においても先の実施例と同じ電流ゲ
インが得られる。但し、バイアス電流ＩとＩＸの関係
は、 Ｉ／ＩＸ＝EXP｛（Ｒ・ＩＸ／ｈFE）／２６×１０-3｝ となり、Ｒ２が０のときにＩ＝ＩＸとなる。
してある。この構成においても先の実施例と同じ電流ゲ
インが得られる。但し、バイアス電流ＩとＩＸの関係
は、 Ｉ／ＩＸ＝EXP｛（Ｒ・ＩＸ／ｈFE）／２６×１０-3｝ となり、Ｒ２が０のときにＩ＝ＩＸとなる。
なお上記の実施例ではトランジスタにＮＰＮトランジス
タを用いた場合について説明したが、ＰＮＰトランジス
タを用いても同様の回路を構成することができる。
タを用いた場合について説明したが、ＰＮＰトランジス
タを用いても同様の回路を構成することができる。
［発明の効果］ 本発明によれば……利点がある。」を「本発明によれ
ば、バイアス電流および電流ゲインのｈFE依存性がすく
なく、素子のばらつきによる影響を受け難く、第２のト
ランジスタのコレクタおよび第４のトランジスタのベー
ス間に接続した抵抗の値によって電流ゲインを設定で
き、回路設計がし易いものとなる。そのため、集積化が
容易に行える利点がある。
ば、バイアス電流および電流ゲインのｈFE依存性がすく
なく、素子のばらつきによる影響を受け難く、第２のト
ランジスタのコレクタおよび第４のトランジスタのベー
ス間に接続した抵抗の値によって電流ゲインを設定で
き、回路設計がし易いものとなる。そのため、集積化が
容易に行える利点がある。
【図面の簡単な説明】 第１図は本発明の一実施例を示した電気回路図、第２図
は他の実施例を示した電気回路図、第３図は従来例を示
した電気回路図である。 Ｔ１……第１のトランジスタ Ｔ２……第２のトランジスタ Ｔ３……第３のトランジスタ Ｔ４……第４のトランジスタ Ｒ２……抵抗
は他の実施例を示した電気回路図、第３図は従来例を示
した電気回路図である。 Ｔ１……第１のトランジスタ Ｔ２……第２のトランジスタ Ｔ３……第３のトランジスタ Ｔ４……第４のトランジスタ Ｒ２……抵抗
───────────────────────────────────────────────────── フロントページの続き (72)発明者 安楽 真司 東京都墨田区太平４丁目１番１号 株式会 社精工舎内 (56)参考文献 特開 昭49−32570（ＪＰ，Ａ) 特開 昭50−43870（ＪＰ，Ａ) 特開 昭53−105163（ＪＰ，Ａ) 特開 昭52−124845（ＪＰ，Ａ) 特開 昭54−125951（ＪＰ，Ａ) 特開 昭58−73213（ＪＰ，Ａ) 特開 昭58−79312（ＪＰ，Ａ) 実開 昭58−172215（ＪＰ，Ｕ)
Claims (2)
- 【請求項１】同一極性の第１〜第４のトランジスタのう
ち第１のトランジスタのベースおよびコレクタを接続す
るとともに第２のトランジスタのベースおよびコレクタ
を接続し、さらにこの第１および第２のトランジスタを
直列に接続し、 第３および第４のトランジスタを直列に接続し、 第１のトランジスタのコレクタを第３のトランジスタの
ベースに接続し、第２のトランジスタのコレクタを抵抗
を介して第４のトランジスタのベースに接続し、 第４のトランジスタのベースに入力信号を供給すること
を特徴とする電流増幅回路。 - 【請求項２】第２のトランジスタは、そのベースおよび
コレクタ間を抵抗を介して接続してあることを特徴とす
る特許請求の範囲第１項記載の電流増幅回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61206524A JPH0624298B2 (ja) | 1986-09-02 | 1986-09-02 | 電流増幅回路 |
| US07/091,608 US4804927A (en) | 1986-09-02 | 1987-08-31 | Current amplifier circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61206524A JPH0624298B2 (ja) | 1986-09-02 | 1986-09-02 | 電流増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6362404A JPS6362404A (ja) | 1988-03-18 |
| JPH0624298B2 true JPH0624298B2 (ja) | 1994-03-30 |
Family
ID=16524792
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61206524A Expired - Fee Related JPH0624298B2 (ja) | 1986-09-02 | 1986-09-02 | 電流増幅回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4804927A (ja) |
| JP (1) | JPH0624298B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4975632A (en) * | 1989-03-29 | 1990-12-04 | Texas Instruments Incorporated | Stable bias current source |
| DE3935844A1 (de) * | 1989-10-27 | 1991-05-02 | Philips Patentverwaltung | Integrierte begrenzerschaltung fuer wechselspannungen |
| US5258703A (en) * | 1992-08-03 | 1993-11-02 | Motorola, Inc. | Temperature compensated voltage regulator having beta compensation |
| JP3631060B2 (ja) * | 1999-09-30 | 2005-03-23 | 株式会社東芝 | 線形増幅器及びこれを用いた無線通信装置 |
| RU2428786C1 (ru) * | 2010-05-24 | 2011-09-10 | Государственное образовательное учреждение высшего профессионального образования "Южно-Российский государственный университет экономики и сервиса" (ГОУ ВПО "ЮРГУЭС") | Каскодный усилитель |
| RU2421882C1 (ru) * | 2010-05-24 | 2011-06-20 | Государственное образовательное учреждение высшего профессионального образования "Южно-Российский государственный университет экономики и сервиса" (ГОУ ВПО "ЮРГУЭС") | Двухкаскадный вч-усилитель |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3364434A (en) * | 1965-04-19 | 1968-01-16 | Fairchild Camera Instr Co | Biasing scheme especially suited for integrated circuits |
| JPS5620723B2 (ja) * | 1972-07-22 | 1981-05-15 | ||
| US3835410A (en) * | 1972-12-26 | 1974-09-10 | Rca Corp | Current amplifier |
| US3868581A (en) * | 1973-07-20 | 1975-02-25 | Rca Corp | Current amplifier |
| US3992676A (en) * | 1975-12-10 | 1976-11-16 | Rca Corporation | Current amplifiers |
| JPS5841683B2 (ja) * | 1978-03-06 | 1983-09-13 | ソニー株式会社 | 電流増幅回路 |
| US4461989A (en) * | 1982-08-27 | 1984-07-24 | Motorola, Inc. | Voltage sense circuit for a bubble memory voltage booster |
-
1986
- 1986-09-02 JP JP61206524A patent/JPH0624298B2/ja not_active Expired - Fee Related
-
1987
- 1987-08-31 US US07/091,608 patent/US4804927A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US4804927A (en) | 1989-02-14 |
| JPS6362404A (ja) | 1988-03-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04266110A (ja) | バンドギャップ基準回路 | |
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| JPH0624298B2 (ja) | 電流増幅回路 | |
| JPH0682308B2 (ja) | 電流源回路配置 | |
| JP2809927B2 (ja) | 定電流源回路 | |
| JPS6357808B2 (ja) | ||
| JP2604359B2 (ja) | 基準電圧発生回路 | |
| JP2729071B2 (ja) | 定電流回路 | |
| JPH0232644B2 (ja) | ||
| JPH082738Y2 (ja) | 定電流回路 | |
| JPH0347010B2 (ja) | ||
| JP3305864B2 (ja) | 信号変換回路 | |
| JP3087352B2 (ja) | 非反転増幅器 | |
| JPS645369Y2 (ja) | ||
| JPH0680997B2 (ja) | 掛算回路 | |
| JP2609749B2 (ja) | 電流供給回路 | |
| JP2705168B2 (ja) | 電圧フォロワ回路 | |
| JP2638771B2 (ja) | 基準電圧発生装置 | |
| JP2623954B2 (ja) | 利得可変増幅器 | |
| JPH05127766A (ja) | バンドギヤツプ定電圧回路 | |
| JP3036084B2 (ja) | 定電圧回路 | |
| JPH0330828B2 (ja) | ||
| JP2609617B2 (ja) | 電流発生回路 | |
| JPH0435776Y2 (ja) | ||
| JP3547895B2 (ja) | 定電流発生回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |