JPS5939145A - デ−タ識別回路 - Google Patents
デ−タ識別回路Info
- Publication number
- JPS5939145A JPS5939145A JP14931082A JP14931082A JPS5939145A JP S5939145 A JPS5939145 A JP S5939145A JP 14931082 A JP14931082 A JP 14931082A JP 14931082 A JP14931082 A JP 14931082A JP S5939145 A JPS5939145 A JP S5939145A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- digital signal
- input
- input signal
- comparator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/20—Arrangements for detecting or preventing errors in the information received using signal quality detector
Landscapes
- Engineering & Computer Science (AREA)
- Quality & Reliability (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はディジタル信号伝送におけるアナログ入力信号
を波形整形してディジタル信号処理回路に出力するデー
タ識別回路に関する。
を波形整形してディジタル信号処理回路に出力するデー
タ識別回路に関する。
従来のデータ識別回路は特開昭５５−１５０６４４号公
報あるいは５５−１５０６４５号公報の「データ抜きと
９回路」に示されているように、２値の入力信号の中間
点でレベル比較することでデータを識別していた。
報あるいは５５−１５０６４５号公報の「データ抜きと
９回路」に示されているように、２値の入力信号の中間
点でレベル比較することでデータを識別していた。
ディジタル・オーディオ・ディスク・プレーヤなどのよ
うにデータ内の信号をディスク・モータ・ザーボなどの
制御信号とするシステムにおいて、このようなデータ識
別回路を用いると入力信号のない場合にはデータ識別回
路出力は入力雑音によりあたかもデータかの」、うなで
たらめな信号がディジタル信号処理回路に加えられ誤動
作をまねく。
うにデータ内の信号をディスク・モータ・ザーボなどの
制御信号とするシステムにおいて、このようなデータ識
別回路を用いると入力信号のない場合にはデータ識別回
路出力は入力雑音によりあたかもデータかの」、うなで
たらめな信号がディジタル信号処理回路に加えられ誤動
作をまねく。
本発明の目的は従来技術の欠点をなくし、データ内の信
号を開側１信号とするシステムにおいて誤動作の少ない
データ識別回路を提供する。
号を開側１信号とするシステムにおいて誤動作の少ない
データ識別回路を提供する。
このため本発明は入力信号がない時に出力を出さないデ
ータ識別回路にすることにある・以下、本発明の一実施
例を第１図により説明する。１は比較器、２は入力端子
、２はディジタル信号処理回路、４は入力信号検出回路
、５はスイッチである。入力信号検出回路４で比較器１
の入力信号の有無を検出し、入力信号の有る場合にはス
イッチ５を閉じてデータをディジタル信号処理回路３に
加え、入力信号の無い場合にはスイッチ５を開いてデー
タをディジタル信号処理回路３に加えないようにする。
ータ識別回路にすることにある・以下、本発明の一実施
例を第１図により説明する。１は比較器、２は入力端子
、２はディジタル信号処理回路、４は入力信号検出回路
、５はスイッチである。入力信号検出回路４で比較器１
の入力信号の有無を検出し、入力信号の有る場合にはス
イッチ５を閉じてデータをディジタル信号処理回路３に
加え、入力信号の無い場合にはスイッチ５を開いてデー
タをディジタル信号処理回路３に加えないようにする。
本実施例によれば入力信号の無い場合には入力雑音によ
るでたらめなデータがディジタル信号処理回路３に加え
られないため、データ内の信号を制御信号とするシステ
ムにおいても誤動作をしない。
るでたらめなデータがディジタル信号処理回路３に加え
られないため、データ内の信号を制御信号とするシステ
ムにおいても誤動作をしない。
第１図のスイッチ５を具体的回路で記述した本発明の他
の実施例を第２図に示す。
の実施例を第２図に示す。
第１図と同一符号のものは同一機能を示す。
６は出力型式がオープンコレクタの比較器、７は負荷抵
抗、８は電源、９はトランジスタである。入力信号の有
る場合には入力信号検出回路４の出力をトランジスタ９
がオフするようにし、比較器６の出力はディジタル信号
処理回路３に加えられる。入力信号が無い場合には入力
信号検出回路４の出力でトランジスタ９がオンし、比較
器６の状態にかかわらずディジクル信号処理回路６０入
力はローレベルに固定される。
抗、８は電源、９はトランジスタである。入力信号の有
る場合には入力信号検出回路４の出力をトランジスタ９
がオフするようにし、比較器６の出力はディジタル信号
処理回路３に加えられる。入力信号が無い場合には入力
信号検出回路４の出力でトランジスタ９がオンし、比較
器６の状態にかかわらずディジクル信号処理回路６０入
力はローレベルに固定される。
その結果第１図の場合と同等の効牙−を得る◇本発明の
さらに他の実施例を第３図に示す。
さらに他の実施例を第３図に示す。
本実施例ｆは入力４８号検出回路４の出力で比較器１の
比較レベルを制御するもので、人力信号が有る壕合には
比較レベルは本来の値であシデータ識別した出力はディ
ジタル信号処理回路に加えられる。
比較レベルを制御するもので、人力信号が有る壕合には
比較レベルは本来の値であシデータ識別した出力はディ
ジタル信号処理回路に加えられる。
入力信号が無い場合には比較レベルを本来の値よυ高い
あるいは低いレベルに変化させて比較器１の出力を固定
する、 その結果第１図あるいは第２因と同等の効果を得る。
あるいは低いレベルに変化させて比較器１の出力を固定
する、 その結果第１図あるいは第２因と同等の効果を得る。
本実施例では入力信号検出回路４の出力で比較器１の比
較レベルを変化させて出力を固定したが、入力信号検出
回路４の出力で入力信号にオフセットを加えることでも
、同等の効果を得ることは周知である。
較レベルを変化させて出力を固定したが、入力信号検出
回路４の出力で入力信号にオフセットを加えることでも
、同等の効果を得ることは周知である。
以上入力信号の有無を検出する入力信号検出回路４は検
波と比較で容易に栴成できるか、マイコンなどのシステ
ムを制御する回路が信号の無い状態の時にはデータ識別
回路の出力を切るように、出力して、入力信号検出回路
４０代りをすることも可能であり、同等の効果を得る。
波と比較で容易に栴成できるか、マイコンなどのシステ
ムを制御する回路が信号の無い状態の時にはデータ識別
回路の出力を切るように、出力して、入力信号検出回路
４０代りをすることも可能であり、同等の効果を得る。
このように本発明によれば入力信号のない時にでたらめ
なデータをディジタル信号処理回路に加えないためデー
タ内の信号を制御４ｒｊ号とするシステムでも誤動作を
まねかない。
なデータをディジタル信号処理回路に加えないためデー
タ内の信号を制御４ｒｊ号とするシステムでも誤動作を
まねかない。
第１図は本発明の一実施例図を示す１ｖ、１、第２゜図
は本発明の他の実施例を示す図、第６図は本発明のさら
に他の実施ｆｌＪを示す図である。 １．６・・・・・・比較器 ６・・・・・・ディジタル信号処理回路４・・・・・・
入力信号検出回路 ５・・・・・・スイッチ ７・・・・・・負荷抵抗 ９・・・・・・トランジスタ 代理人弁理士 薄 ８３ 利 才 １ 図 才 ２ 図
は本発明の他の実施例を示す図、第６図は本発明のさら
に他の実施ｆｌＪを示す図である。 １．６・・・・・・比較器 ６・・・・・・ディジタル信号処理回路４・・・・・・
入力信号検出回路 ５・・・・・・スイッチ ７・・・・・・負荷抵抗 ９・・・・・・トランジスタ 代理人弁理士 薄 ８３ 利 才 １ 図 才 ２ 図
Claims (1)
- 【特許請求の範囲】 １、 入力ディジタル信号を基準レベルと比較する比較
器で構成され、前記該比較器出力信号をディジタル信号
処理回路に供給するデータ識別回路において、前記比較
器の人力または出力に切換回路を接続し、前記切換回路
を入力ディジタル信号の有無を判別する入力信号検出回
路で駆動するようになり、入力ディジタル信号がないと
きに前記ディジタル信号処理回路入力をオフとすること
を特徴とするデータ識別回路。 ２、 前記切換回路が前記比較器出力をノ・イレベルｉ
Ｌ ＜ ｌｄコロ−ベルのいずれか一方に固定する回
路である特許請求の範囲第１項記載のデータ識別回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14931082A JPS5939145A (ja) | 1982-08-30 | 1982-08-30 | デ−タ識別回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14931082A JPS5939145A (ja) | 1982-08-30 | 1982-08-30 | デ−タ識別回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5939145A true JPS5939145A (ja) | 1984-03-03 |
Family
ID=15472327
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14931082A Pending JPS5939145A (ja) | 1982-08-30 | 1982-08-30 | デ−タ識別回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5939145A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6236477U (ja) * | 1985-08-21 | 1987-03-04 | ||
| JPS6283217U (ja) * | 1985-11-15 | 1987-05-27 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS555586A (en) * | 1978-06-29 | 1980-01-16 | Mitsubishi Electric Corp | Demodulation circuit for digital signal |
| JPS55118255A (en) * | 1979-03-06 | 1980-09-11 | Nec Corp | Output control circuit |
-
1982
- 1982-08-30 JP JP14931082A patent/JPS5939145A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS555586A (en) * | 1978-06-29 | 1980-01-16 | Mitsubishi Electric Corp | Demodulation circuit for digital signal |
| JPS55118255A (en) * | 1979-03-06 | 1980-09-11 | Nec Corp | Output control circuit |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6236477U (ja) * | 1985-08-21 | 1987-03-04 | ||
| JPS6283217U (ja) * | 1985-11-15 | 1987-05-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB1266396A (ja) | ||
| JPS57117027A (en) | Signal sending and receiving circuit | |
| US5598110A (en) | Detector circuit for use with tri-state logic devices | |
| KR920005169A (ko) | 테스트 모드를 지시하기 위한 플래그를 가지는 반도체 메모리 | |
| KR920005168A (ko) | 테스트 모드 동안의 출력 동작으로부터 칩 동작 제어를 가진 반도체 메모리 | |
| JPH038126B2 (ja) | ||
| JP2779443B2 (ja) | 半導体装置 | |
| JPS63145599A (ja) | アラ−ム検出回路 | |
| KR860002611Y1 (ko) | CD 플레이어의 디-엠파시스(De-Euphasis) 제어회로 | |
| JPH042502Y2 (ja) | ||
| JPH01194713A (ja) | 半導体集積回路装置 | |
| JPH0552688B2 (ja) | ||
| JPS5711535A (en) | Integrated logical circuit | |
| SU884184A1 (ru) | Трехканальный релейный усилитель | |
| JPH0746298B2 (ja) | リセツト回路 | |
| JPS5844602U (ja) | 故障モ−ド判別回路 | |
| JPS598027A (ja) | システムコントロ−ラの操作方法 | |
| JPS60778U (ja) | 記録装置の誤動作防止装置 | |
| JPH01272320A (ja) | バッファ回路 | |
| JPS6359113A (ja) | スイツチ入力回路 | |
| EP0358189A3 (en) | Level determining circuit generating output signal at first or second output terminal according to level of input signal | |
| JPS58190810U (ja) | マルチプレツクスフイルタ制御回路 | |
| JPS6085447U (ja) | ノイズブランカ回路 | |
| JPS6059616U (ja) | 自動音量調節装置 | |
| JPS5914426U (ja) | 入力回路 |