JPS593990A - サブアツセンブリ−基板の製造方法 - Google Patents
サブアツセンブリ−基板の製造方法Info
- Publication number
- JPS593990A JPS593990A JP11221382A JP11221382A JPS593990A JP S593990 A JPS593990 A JP S593990A JP 11221382 A JP11221382 A JP 11221382A JP 11221382 A JP11221382 A JP 11221382A JP S593990 A JPS593990 A JP S593990A
- Authority
- JP
- Japan
- Prior art keywords
- external lead
- board
- circuit board
- circuit
- conductive pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 10
- 239000000758 substrate Substances 0.000 title claims description 4
- 229910000679 solder Inorganic materials 0.000 claims description 17
- 238000004519 manufacturing process Methods 0.000 claims description 6
- 238000010438 heat treatment Methods 0.000 description 5
- 238000009434 installation Methods 0.000 description 2
- OWNRRUFOJXFKCU-UHFFFAOYSA-N Bromadiolone Chemical compound C=1C=C(C=2C=CC(Br)=CC=2)C=CC=1C(O)CC(C=1C(OC2=CC=CC=C2C=1O)=O)C1=CC=CC=C1 OWNRRUFOJXFKCU-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は電子装置、プリント基板等のサブアッセンブリ
ー基板の製造方法に関する。
ー基板の製造方法に関する。
従来、電子装置、プリント基板等のサブアッセンブリー
基板は絶縁基板上に導電パターン、抵抗体等で電気回路
を形成した回路基板に外部リード端子挿入稜、半田ディ
ツプによシ外部リード端子接続部との接続を行い、その
後半田ディツプによ勺導電パターンに付着させた半田上
にチップ部品（コンデンサー、抵抗、トランジスター、
ダイオード Ｉ＜等）を所定の導電パターン上に塔載し
、加熱によシ半田を溶融させて導電パターンとチップ部
品の接続、又は前記と反対の順序でサブアッセンブリー
基板の製造を行っていた。この場合問題となるのは、製
造工程が外部リード端子の接続とチップ部品の接続を二
工程に分けているため非常に能率が悪く、又チップ部品
と導電パターンを接続するために半田を溶融させる加熱
設備として雰囲気炉又はヒーターブロックとベルトラ使
った設備等があるが、どちらも回路基板温度と加熱時間
関係の制御が困難である。特に雰囲気炉では半田接続部
が間接加熱のためチップ部品の大小によｐ熱容量が異な
り、半田接続部の温度が低いと半田溶融が十分に行われ
ず接続不良が発生した力、又半田接続部の温度が高過ぎ
ると半田クワレとなったシ、チップ部品の特性不良にな
っていた。その他にも設備の設置面積も広く設置場所等
にも問題があった。
基板は絶縁基板上に導電パターン、抵抗体等で電気回路
を形成した回路基板に外部リード端子挿入稜、半田ディ
ツプによシ外部リード端子接続部との接続を行い、その
後半田ディツプによ勺導電パターンに付着させた半田上
にチップ部品（コンデンサー、抵抗、トランジスター、
ダイオード Ｉ＜等）を所定の導電パターン上に塔載し
、加熱によシ半田を溶融させて導電パターンとチップ部
品の接続、又は前記と反対の順序でサブアッセンブリー
基板の製造を行っていた。この場合問題となるのは、製
造工程が外部リード端子の接続とチップ部品の接続を二
工程に分けているため非常に能率が悪く、又チップ部品
と導電パターンを接続するために半田を溶融させる加熱
設備として雰囲気炉又はヒーターブロックとベルトラ使
った設備等があるが、どちらも回路基板温度と加熱時間
関係の制御が困難である。特に雰囲気炉では半田接続部
が間接加熱のためチップ部品の大小によｐ熱容量が異な
り、半田接続部の温度が低いと半田溶融が十分に行われ
ず接続不良が発生した力、又半田接続部の温度が高過ぎ
ると半田クワレとなったシ、チップ部品の特性不良にな
っていた。その他にも設備の設置面積も広く設置場所等
にも問題があった。
本発明の目的は上記欠点を除去し、回路基板の導電パタ
ーンとチップ部品、及び外部リード端子の接続を同時に
行え能率的でかつ不良品発生率の低いサブアッセンブリ
ー基板の製造方法を提供することにある。
ーンとチップ部品、及び外部リード端子の接続を同時に
行え能率的でかつ不良品発生率の低いサブアッセンブリ
ー基板の製造方法を提供することにある。
本発明のサブアッセンブリー基板の製造方法は絶縁基板
上に導電パターン、抵抗体等で電気回路を形成した回路
基板にチップ部品外部リード端子の接続を行う工程にお
いて半田ペーストと溶融半田によ多回路基板表面の電気
回路とチップ部品及び外部リード端子、回路基板裏面の
電気回路と外部リード端子を同時に接続する工程を含ん
で構成される。
上に導電パターン、抵抗体等で電気回路を形成した回路
基板にチップ部品外部リード端子の接続を行う工程にお
いて半田ペーストと溶融半田によ多回路基板表面の電気
回路とチップ部品及び外部リード端子、回路基板裏面の
電気回路と外部リード端子を同時に接続する工程を含ん
で構成される。
つぎに本発明を実施例によシ説明する。
第１図から第５図は本発明の一実施例を説明するための
斜視図である。
斜視図である。
まず第１図に示すようにセラミック、プラスチック等で
作られた絶縁基板の両面に印刷等によシ導電パターン２
、抵抗体３を形成した回路基板１の外部リード端子接続
パターン４と第２図に示す外部リード端子５のクリップ
部６を位置合せ稜挿入する。その稜第３図に示すように
導電パターン２とクリップ部６に同時に半田ペースト７
を塗布し、導電パターン２′と所定のチップ部品８を位
置合せし、導電パターン２“上に順次塔載し第４図のよ
うに半田ペースト７によシチップ部品８を保持する。次
に回路基板ｌの裏面９にある導電パターン４と外部リー
ド端子５に７ラツクスを塗布、予備加熱後溶融半田槽の
溶融半田面に回路基板ｌの裏面９が接する迄、回路基板
ｌを水平に保持し下降させる。溶融半田の熱によシ半田
ペースト７が溶けてチップ部品８と導電パターン２′が
接続される。この時、チップ部品８と導電パターン２′
の位置ズレがある場合半田の表面張力にょシチップ部品
８が導電パターン２′の中央部に自然に移動する。
作られた絶縁基板の両面に印刷等によシ導電パターン２
、抵抗体３を形成した回路基板１の外部リード端子接続
パターン４と第２図に示す外部リード端子５のクリップ
部６を位置合せ稜挿入する。その稜第３図に示すように
導電パターン２とクリップ部６に同時に半田ペースト７
を塗布し、導電パターン２′と所定のチップ部品８を位
置合せし、導電パターン２“上に順次塔載し第４図のよ
うに半田ペースト７によシチップ部品８を保持する。次
に回路基板ｌの裏面９にある導電パターン４と外部リー
ド端子５に７ラツクスを塗布、予備加熱後溶融半田槽の
溶融半田面に回路基板ｌの裏面９が接する迄、回路基板
ｌを水平に保持し下降させる。溶融半田の熱によシ半田
ペースト７が溶けてチップ部品８と導電パターン２′が
接続される。この時、チップ部品８と導電パターン２′
の位置ズレがある場合半田の表面張力にょシチップ部品
８が導電パターン２′の中央部に自然に移動する。
それと恭に外部リード端子５と外部リー」゛端子接続パ
ターン４が溶融半田により同時接続される。
ターン４が溶融半田により同時接続される。
その彼洗浄外部リード端子連結部の除去にょクサブアッ
センブリー基板が得られる。
センブリー基板が得られる。
以上説明したように本発明によれば従来の回蕗基板上の
電気回路と外部リード端子接続、チップ部品接続の二工
程を同時処理でき、又加熱設備として溶融半田槽を使用
するため、加熱温度の安定性、熱効率が非常に良く、設
備外形も小型となり従来に比べ非常に能率が良く、サブ
アッセンブリー基板の製造が行えるという効果が得られ
る。
電気回路と外部リード端子接続、チップ部品接続の二工
程を同時処理でき、又加熱設備として溶融半田槽を使用
するため、加熱温度の安定性、熱効率が非常に良く、設
備外形も小型となり従来に比べ非常に能率が良く、サブ
アッセンブリー基板の製造が行えるという効果が得られ
る。
第１図から第５図は本発明の一実施例を説明するための
斜視図である。 なお図において、１・・・・・・回路基板、２．２’・
・・・・・導電パターン、３・・・・・・抵抗体、４・
旧・・外部リード端子接続パターン、５・・・・・・外
部リー″ド端子、６・・・・・・クリップ部、７・・・
・・・半田ペースト、８・・・・・・チップ部品、９・
・・・・・回路基板の裏面、である。 捲１圃 第２図 寮３図 鰻４聞 謬５図
斜視図である。 なお図において、１・・・・・・回路基板、２．２’・
・・・・・導電パターン、３・・・・・・抵抗体、４・
旧・・外部リード端子接続パターン、５・・・・・・外
部リー″ド端子、６・・・・・・クリップ部、７・・・
・・・半田ペースト、８・・・・・・チップ部品、９・
・・・・・回路基板の裏面、である。 捲１圃 第２図 寮３図 鰻４聞 謬５図
Claims (1)
- 絶縁基板上に導電パターン、抵抗体等で電気回路を形成
した回路基板にチップ部品、外部リード端子の接続を行
う工程において半田ペーストと溶融半田に上シ、基板表
面の電気回路とチップ部品及び外部リード端子、基板裏
面の電気回路と外部リード端子を同時に接続することを
特徴とするサブアッセンブリー基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11221382A JPS593990A (ja) | 1982-06-29 | 1982-06-29 | サブアツセンブリ−基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11221382A JPS593990A (ja) | 1982-06-29 | 1982-06-29 | サブアツセンブリ−基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS593990A true JPS593990A (ja) | 1984-01-10 |
Family
ID=14581078
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11221382A Pending JPS593990A (ja) | 1982-06-29 | 1982-06-29 | サブアツセンブリ−基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS593990A (ja) |
-
1982
- 1982-06-29 JP JP11221382A patent/JPS593990A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4739917A (en) | Dual solder process for connecting electrically conducting terminals of electrical components to printed circuit conductors | |
| JPH11330663A (ja) | 表面取り付けデバイス構成要素を有するプリント回路基板 | |
| JPS593990A (ja) | サブアツセンブリ−基板の製造方法 | |
| JPH0621636A (ja) | 基板上への電子回路部品の半田付け方法 | |
| JP2576531B2 (ja) | ハイブリッドｉｃ | |
| JPH06164096A (ja) | 回路基板 | |
| JPS61141199A (ja) | チツプ部品の実装方法 | |
| JPH0666544B2 (ja) | 回路基板の製造方法 | |
| JPH05259631A (ja) | プリント配線板の表面実装方法 | |
| JPS60170995A (ja) | 配線基板 | |
| JPH08315877A (ja) | 表面実装型コネクタの実装方法 | |
| JPS6153852B2 (ja) | ||
| JP2562797Y2 (ja) | 配線基板 | |
| JPS6254996A (ja) | 電子部品の実装方法 | |
| JPS59165497A (ja) | 実装基板の製造方法 | |
| JPS5932913B2 (ja) | 部品を両面配線基板に強固にはんだ付けする方法 | |
| JPS5919394A (ja) | 多端子素子のハンダ付方法 | |
| KR19990039504A (ko) | 표면실장형 패키지의 실장방법 | |
| JP2001102717A (ja) | チップ型電子部品実装基板 | |
| JPS62139389A (ja) | 電子部品のはんだ付け方法 | |
| JPS6156491A (ja) | 回路基板の両面はんだ付け方法 | |
| JPS6269586A (ja) | 電気部品の取り付け方法 | |
| JPH09162540A (ja) | 金属コア基板への端子取付方法および端子付金属コア基板並びにその基板を搭載した電子装置 | |
| JPS59152691A (ja) | 混成集積回路部品の予備ハンダ方法 | |
| JPH0113240B2 (ja) |