JPS5940528A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5940528A JPS5940528A JP57150373A JP15037382A JPS5940528A JP S5940528 A JPS5940528 A JP S5940528A JP 57150373 A JP57150373 A JP 57150373A JP 15037382 A JP15037382 A JP 15037382A JP S5940528 A JPS5940528 A JP S5940528A
- Authority
- JP
- Japan
- Prior art keywords
- layers
- source
- depths
- drain
- implanted
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P30/00—Ion implantation into wafers, substrates or parts of devices
- H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装置の製造方法に係り、＠にイオン注入
とその後に行なわれる活性化に関する。
とその後に行なわれる活性化に関する。
従来、短いチャネル長を有する集積前ＩＪｔの高い絶縁
ゲート型（以下ＭＯＳ型）電界効果半導体装置において
は、実効的なチャネル長であるゲート！棚の下のソース
、ドレイン両領域間の対向距離をできるだけ長くするた
めにゲート電極の下側へのソース、ドレイン領域の筐わ
りこみを最小にするへく、できるだけ浅い接合を有する
ソース、ドレイン領域が使用されている。この棟の浅い
接合を有するソース、ドレイン領域に対し、直接配線用
の金属層を接触すると、接続ｇハにおいて、ソース、ド
レイン領域の一部と金属層の置換反応にエフ、金属層が
ソース、ドレイン領域をつきぬける為にリーク電流が発
生する〇 このリークを防止する為の従来の方法ケ第１図（ａ）
、 （ｂ）に示す。
ゲート型（以下ＭＯＳ型）電界効果半導体装置において
は、実効的なチャネル長であるゲート！棚の下のソース
、ドレイン両領域間の対向距離をできるだけ長くするた
めにゲート電極の下側へのソース、ドレイン領域の筐わ
りこみを最小にするへく、できるだけ浅い接合を有する
ソース、ドレイン領域が使用されている。この棟の浅い
接合を有するソース、ドレイン領域に対し、直接配線用
の金属層を接触すると、接続ｇハにおいて、ソース、ド
レイン領域の一部と金属層の置換反応にエフ、金属層が
ソース、ドレイン領域をつきぬける為にリーク電流が発
生する〇 このリークを防止する為の従来の方法ケ第１図（ａ）
、 （ｂ）に示す。
半導体基体ｌの表面に公知の選択酸化技術で厚いフィー
ルド酸化膜２とゲート酸化右奥３を成長し、多結晶シリ
コンによるゲート電極４才形成し、このゲート電極４を
マスクとして例えばヒ素ケイオン注入してソース、ドレ
イン領域５ ａ 、 ５ ｂ’ｊｉ＝？Ｊ、ついで気相
成長膜６を形成し、接続用の開孔部７ ａ ＋７ｂを形
成する（第１図（ａ） ）。
ルド酸化膜２とゲート酸化右奥３を成長し、多結晶シリ
コンによるゲート電極４才形成し、このゲート電極４を
マスクとして例えばヒ素ケイオン注入してソース、ドレ
イン領域５ ａ 、 ５ ｂ’ｊｉ＝？Ｊ、ついで気相
成長膜６を形成し、接続用の開孔部７ ａ ＋７ｂを形
成する（第１図（ａ） ）。
続いて、開孔部７ａ、７ｂｋ介して、半導体基体１内に
例えばリンを熱処理に＋ｌニジ拡散して接続領域８ａ、
８ｂｋ形成し、次いで開孔ｆｆ１ｓ７ａ１７ｂを介して
、接続領域８ ａ ｔ ８ ｂに接続、する＜（ン属配
線領域９ａａ９ｂを形成する（第１図（ｂ））。
例えばリンを熱処理に＋ｌニジ拡散して接続領域８ａ、
８ｂｋ形成し、次いで開孔ｆｆ１ｓ７ａ１７ｂを介して
、接続領域８ ａ ｔ ８ ｂに接続、する＜（ン属配
線領域９ａａ９ｂを形成する（第１図（ｂ））。
この従来例の嵌にソース、ドレイン領域５ ａ ＋５ｂ
の不純物として拡散係数の小さいヒ素を、接続領域８ａ
、８ｂの不純物として拡散係数の大きいリンを使用する
と、例えば約９５０°α約６（１の熱処理で接続領域８
ａ、８ｂを形成することにより、約１．０μｍの深さの
接続領域ｓａ、８ｂを得、同時に約０．４μｍの深さの
ソース、ドレイン領域５ａ、５ｂを得る事ができ、接続
領域８ａ。
の不純物として拡散係数の小さいヒ素を、接続領域８ａ
、８ｂの不純物として拡散係数の大きいリンを使用する
と、例えば約９５０°α約６（１の熱処理で接続領域８
ａ、８ｂを形成することにより、約１．０μｍの深さの
接続領域ｓａ、８ｂを得、同時に約０．４μｍの深さの
ソース、ドレイン領域５ａ、５ｂを得る事ができ、接続
領域８ａ。
８ｂは比較的深い接合を有し、かつ開孔部７ａ。
７ｂと自己整合的に位置決めされている為に、開孔部の
周囲に拡がる為、金属配線領域９ａ、９ｂを形成した後
でも金属配線領域９ａ、９ｂが置換反応により半導体基
体１内に浸入する領域１０ａ。
周囲に拡がる為、金属配線領域９ａ、９ｂを形成した後
でも金属配線領域９ａ、９ｂが置換反応により半導体基
体１内に浸入する領域１０ａ。
１０ｂｌ”ｌ：、接続領域８ａ、８ｂに完全に覆われる
為にリークが発生しない〇 しかし、第１図（ａ） 、 （ｂ）ＶＣ述べた従来例は
、熱処理により接続領域１０ａ、１０ｂを形成していた
為に、ソース、ドレイン領域５ａ、５ｂの不純物として
拡散係数の小さいヒ素を選んだとしてもやはり不純物分
布の再分布がおこり、ソース、ドレイン領域５ ａ 、
５１）を深くシ、従ってゲートを極４の下へのソース
、ドレイン領域５ ａ 、ｔ ５ ｂノミわジこみを大
きくシ、実効チャネル長ケ短くし、素子の耐圧を低下さ
せ−Ｃいた。
為にリークが発生しない〇 しかし、第１図（ａ） 、 （ｂ）ＶＣ述べた従来例は
、熱処理により接続領域１０ａ、１０ｂを形成していた
為に、ソース、ドレイン領域５ａ、５ｂの不純物として
拡散係数の小さいヒ素を選んだとしてもやはり不純物分
布の再分布がおこり、ソース、ドレイン領域５ ａ 、
５１）を深くシ、従ってゲートを極４の下へのソース
、ドレイン領域５ ａ 、ｔ ５ ｂノミわジこみを大
きくシ、実効チャネル長ケ短くし、素子の耐圧を低下さ
せ−Ｃいた。
例えば６σ記の熱部、（！ｌｔケ行った場合、ソースド
レイン領域５ ａ ＋ ５１）の深さに約０．２μｍか
ら約ｏ、４μｍまで深くなってしまう。
レイン領域５ ａ ＋ ５１）の深さに約０．２μｍか
ら約ｏ、４μｍまで深くなってしまう。
本発明は、以上の欠点を除去し、ソース、ドレイン領域
の深さを変化させる事なく、開孔部と自己整合的な位置
に深い接Ｆ；？、領域を形成する事を一■能にするもの
である。
の深さを変化させる事なく、開孔部と自己整合的な位置
に深い接Ｆ；？、領域を形成する事を一■能にするもの
である。
すなわち、本発明は浅い接合金４１するノース、ドレイ
ン領域を有し、短いチャネル長を有するＭＯ８型電界効
果半導体装置において、ソース、ドレイン領域と配線層
の間の接続部に〉いて、リーク’＋ｌＩ流の発生を抑制
した＋ｔｒｔ造を、ソース、ドレイン領域の不純物分布
を実質的ＶＣ変化することなく、得る事を目的とする。
ン領域を有し、短いチャネル長を有するＭＯ８型電界効
果半導体装置において、ソース、ドレイン領域と配線層
の間の接続部に〉いて、リーク’＋ｌＩ流の発生を抑制
した＋ｔｒｔ造を、ソース、ドレイン領域の不純物分布
を実質的ＶＣ変化することなく、得る事を目的とする。
不発明の特徴は、半導体基板にイオン注入し、しかる後
に注入部分に元エネルギー照射を行なう半導体装置の製
造方法にある。例えば、半導体基体の一生面に隣接し、
ゲーＩ・絶縁膜と、前記ゲー）！極の側面に隣接し、前
記半導体基体内に延在し、互いに離間されたソース及び
ドレイン領域と、前記ソース、ドレイン領域と接続され
、同型の不純物全含有し、かつ、前記ソース、ドレイン
領域より深い接合を有し、ｉｌＪ記半導体基体内に延在
する接続用領域′ｆｒ−有するＭＯ３型電界効果半導体
装１ｇを製造するにあたり、前記ソース、ドレイン領域
ヲ覆う絶縁膜を貫通する開孔部を形成した後、前記開孔
部を介して、ｍＪ記半導体基体内に前記ソース、ドレイ
ン領域と同型の不純物をイオン注入し、次いでレーザー
光、キセノンランプ元等の元エネルギーの照射により、
前記不純物を活性化することにより、前記ソースドレイ
ン領域の不純物分布を実質的に変更する、高温の処理を
使用することなく…Ｉ記接続用領域を形成し、欠いで前
記開孔部を介して、前記接続領域と電気的に接続された
、配線層頭載を形成する工程と？：含む半導体装置の製
造方法である。
に注入部分に元エネルギー照射を行なう半導体装置の製
造方法にある。例えば、半導体基体の一生面に隣接し、
ゲーＩ・絶縁膜と、前記ゲー）！極の側面に隣接し、前
記半導体基体内に延在し、互いに離間されたソース及び
ドレイン領域と、前記ソース、ドレイン領域と接続され
、同型の不純物全含有し、かつ、前記ソース、ドレイン
領域より深い接合を有し、ｉｌＪ記半導体基体内に延在
する接続用領域′ｆｒ−有するＭＯ３型電界効果半導体
装１ｇを製造するにあたり、前記ソース、ドレイン領域
ヲ覆う絶縁膜を貫通する開孔部を形成した後、前記開孔
部を介して、ｍＪ記半導体基体内に前記ソース、ドレイ
ン領域と同型の不純物をイオン注入し、次いでレーザー
光、キセノンランプ元等の元エネルギーの照射により、
前記不純物を活性化することにより、前記ソースドレイ
ン領域の不純物分布を実質的に変更する、高温の処理を
使用することなく…Ｉ記接続用領域を形成し、欠いで前
記開孔部を介して、前記接続領域と電気的に接続された
、配線層頭載を形成する工程と？：含む半導体装置の製
造方法である。
次に、本発明の構成全第２図（ａ）〜（ｃ）に示す実施
例に従って説明する。
例に従って説明する。
半導体基体１１の表面に公知の選択酸化技術により、厚
いフィールド酸化ｊ模１２及びゲート峻化膜１３’を形
成し、次いで多結晶シリコンよジｌるゲート′に極１４
ケ形成し、続いて、ヒ素をイオン注入し、アニールする
ことにエリ、ソース１ ドレイン領域１５ａ４１５ｂｋ
形成する。ソース、ドレイン領域の深さは、イオン注入
社・、アニ・−ル温度、注入エネルギーにより変化する
が、飼えぼ５Ｘ １ ｄ”個／ Ｃｍ２、のイオンをエ
ネルギー１５０１ｃｅＶで注入し９００°Ｃで１時間ア
ニールした場合、約０．２μｍの深さの接合ケ得る。続
いて気相成＆によジ絶縁膜１６を成長し、接続用の開孔
部１７ａ。
いフィールド酸化ｊ模１２及びゲート峻化膜１３’を形
成し、次いで多結晶シリコンよジｌるゲート′に極１４
ケ形成し、続いて、ヒ素をイオン注入し、アニールする
ことにエリ、ソース１ ドレイン領域１５ａ４１５ｂｋ
形成する。ソース、ドレイン領域の深さは、イオン注入
社・、アニ・−ル温度、注入エネルギーにより変化する
が、飼えぼ５Ｘ １ ｄ”個／ Ｃｍ２、のイオンをエ
ネルギー１５０１ｃｅＶで注入し９００°Ｃで１時間ア
ニールした場合、約０．２μｍの深さの接合ケ得る。続
いて気相成＆によジ絶縁膜１６を成長し、接続用の開孔
部１７ａ。
１７ｂを形成する。仄いで開孔部１７ａ、１７ｂを介し
てリン分イオン注入し注入領域１８ａ。
てリン分イオン注入し注入領域１８ａ。
１８ｂｋ形成する。リンのイオン注入条件は例えばエネ
ルギー２００ ｋ ｅ Ｖ、江〜１ｊｌＸ １０”個／
（Ｔｎ２で行なわれる（第２図（ａ））。
ルギー２００ ｋ ｅ Ｖ、江〜１ｊｌＸ １０”個／
（Ｔｎ２で行なわれる（第２図（ａ））。
次いで第２図（ｂ）に示す如く、半導体基体１内奮レー
ザ照射することによシイオン注入１１０城１８ａ。
ザ照射することによシイオン注入１１０城１８ａ。
１８ｂＶｃ光エネルギーを吸収して発熱させ、注入領域
１８ａ 、１８ｂを溶解させ膀いて連続的にエピタキシ
ャル成長させる事により、リンを含んだ接続領域１９ａ
、１９ｂを形成する。接続領域１９ａ、１９ｂの深さは
レーザー元の強さに依存するが、例えば１．５Ｘ１０Ｊ
／ｍ の強度の照射で約ｉ、ｏμｍの接続領域１９ａ、
１９１）全開孔部１７ａ、１７ｂｌＣ対して自己整合的
に得ることができる。
１８ａ 、１８ｂを溶解させ膀いて連続的にエピタキシ
ャル成長させる事により、リンを含んだ接続領域１９ａ
、１９ｂを形成する。接続領域１９ａ、１９ｂの深さは
レーザー元の強さに依存するが、例えば１．５Ｘ１０Ｊ
／ｍ の強度の照射で約ｉ、ｏμｍの接続領域１９ａ、
１９１）全開孔部１７ａ、１７ｂｌＣ対して自己整合的
に得ることができる。
リンイオン注入をされていないソース、ドレイン領域１
５ａ、１５ｂは、絶縁膜１６に憶われている為と、不純
物のヒ累が前工程で既にアニールされて、結晶性が回復
している為に、元の吸収が少く、発熱しない為に、レー
ザ照射の影響をほとんど受けず、深さは約０．２μｍに
保たれる。この工程のレーザ照射は同様の元エネルギを
与えるキせノンランプ元等の照射でも同じ効果が期待で
きる。
５ａ、１５ｂは、絶縁膜１６に憶われている為と、不純
物のヒ累が前工程で既にアニールされて、結晶性が回復
している為に、元の吸収が少く、発熱しない為に、レー
ザ照射の影響をほとんど受けず、深さは約０．２μｍに
保たれる。この工程のレーザ照射は同様の元エネルギを
与えるキせノンランプ元等の照射でも同じ効果が期待で
きる。
続いて開孔部を介して金属配線層２０ａ、２０ｂを接続
領域１９ａ、１９ｂに接続することにエリ、ソース、ド
レイン領域１５ａ、１５ｂと金属配線層２０５Ｌ、２０
ｂとの電気的導通を構成することができる第２図（ｃ）
。
領域１９ａ、１９ｂに接続することにエリ、ソース、ド
レイン領域１５ａ、１５ｂと金属配線層２０５Ｌ、２０
ｂとの電気的導通を構成することができる第２図（ｃ）
。
金属配線層２０ａ、２０ｂと接続領域１９ａ。
１９ｂとの接触部では、前述の置換反応により、金属配
線層１９ａ 、１９ｂが半導体基体１内部に浸入する領
域２１ａ、２１ｂが形成されるが、第２図（ｃ）に図示
する如く、接続領域１９ａ、１９ｂで完全に覆われてい
る為にリーク電流は発生しない０ 以上述べた様に本発明によれば金属配線領域とソース、
ドレイン領域の接触部に、ソースドレイン領域より深い
接続領域を、開孔部に対して自己整合的に、ソースドレ
イン領域の不純物分布を変える事なく形成することが可
能になる為、もってＭＯ８型電界効果半導体装置の高信
頼性化、高集積化を実現するものである。
線層１９ａ 、１９ｂが半導体基体１内部に浸入する領
域２１ａ、２１ｂが形成されるが、第２図（ｃ）に図示
する如く、接続領域１９ａ、１９ｂで完全に覆われてい
る為にリーク電流は発生しない０ 以上述べた様に本発明によれば金属配線領域とソース、
ドレイン領域の接触部に、ソースドレイン領域より深い
接続領域を、開孔部に対して自己整合的に、ソースドレ
イン領域の不純物分布を変える事なく形成することが可
能になる為、もってＭＯ８型電界効果半導体装置の高信
頼性化、高集積化を実現するものである。
第１図（ａ） 、 （ｂ）ｔ−ｊ各々従来の製造方法を
工程Ｊｌｌｆ４に示す断面図、第２図（ａ）〜（ｃ）は
各々不発明実施例の製造方法を工程ＪＩＮに示す断面図
である。 なお図において１・・・・・・半導体基体、２・・・・
・・フィールド酸化膜、３・・・・・・ゲートｍ化７１
％、／Ｉ・・・・・・ゲート１１Ｌ極、５ａ１５ｂ・・
・・・・ソースドレイン１ｊ上ｊ域、６・・・・・・絶
縁膜、７ａ、７ｂ・・・−・・開孔部、８ａ、８ｂ・・
・・・・接紛領域、９ａ１９ｂ・・・・・・金属配ｌｔ
Ｍ領域、１０ａ、１０ｂ・・・・・・金属浸入領域、１
１・・・・・・半導体基体、１２・・・・・・フィール
ド酸化膜、１３・・・・・・ゲート酸化膜、１４・・・
・・・ゲート電極、１５ａ、１５ｂ・・・・・・リース
、ドレイン領域、１６・・・・・・絶縁膜、１７ ａ
ｅ １７ ｂ ・” ・”ｈ孔部、１８ ａ 、 １８
ｂ −−イオン注入領域、１９ａ 、１９ｂ−・・・
・・接続領域、２０ ａ 、 ２０ ｂ・−・−・金属
配線領域、２１ ａ ） ２１ ｂ・・・・・・金属浸
入領域、である。 Ｚ ７図（０）
工程Ｊｌｌｆ４に示す断面図、第２図（ａ）〜（ｃ）は
各々不発明実施例の製造方法を工程ＪＩＮに示す断面図
である。 なお図において１・・・・・・半導体基体、２・・・・
・・フィールド酸化膜、３・・・・・・ゲートｍ化７１
％、／Ｉ・・・・・・ゲート１１Ｌ極、５ａ１５ｂ・・
・・・・ソースドレイン１ｊ上ｊ域、６・・・・・・絶
縁膜、７ａ、７ｂ・・・−・・開孔部、８ａ、８ｂ・・
・・・・接紛領域、９ａ１９ｂ・・・・・・金属配ｌｔ
Ｍ領域、１０ａ、１０ｂ・・・・・・金属浸入領域、１
１・・・・・・半導体基体、１２・・・・・・フィール
ド酸化膜、１３・・・・・・ゲート酸化膜、１４・・・
・・・ゲート電極、１５ａ、１５ｂ・・・・・・リース
、ドレイン領域、１６・・・・・・絶縁膜、１７ ａ
ｅ １７ ｂ ・” ・”ｈ孔部、１８ ａ 、 １８
ｂ −−イオン注入領域、１９ａ 、１９ｂ−・・・
・・接続領域、２０ ａ 、 ２０ ｂ・−・−・金属
配線領域、２１ ａ ） ２１ ｂ・・・・・・金属浸
入領域、である。 Ｚ ７図（０）
Claims (1)
- 半導体基板に不純物をイオン注入し、しかる後に注入部
分に光エネルギー照射を行なうことを特徴とする半導体
装置の製造方法。−
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57150373A JPS5940528A (ja) | 1982-08-30 | 1982-08-30 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57150373A JPS5940528A (ja) | 1982-08-30 | 1982-08-30 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5940528A true JPS5940528A (ja) | 1984-03-06 |
Family
ID=15495570
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57150373A Pending JPS5940528A (ja) | 1982-08-30 | 1982-08-30 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5940528A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4734383A (en) * | 1984-11-22 | 1988-03-29 | Hitachi, Ltd. | Fabricating semiconductor devices to prevent alloy spiking |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5638868A (en) * | 1979-09-06 | 1981-04-14 | Nec Corp | Manufacture of semiconductor device |
-
1982
- 1982-08-30 JP JP57150373A patent/JPS5940528A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5638868A (en) * | 1979-09-06 | 1981-04-14 | Nec Corp | Manufacture of semiconductor device |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4734383A (en) * | 1984-11-22 | 1988-03-29 | Hitachi, Ltd. | Fabricating semiconductor devices to prevent alloy spiking |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4749660A (en) | Method of making an article comprising a buried SiO2 layer | |
| US3607449A (en) | Method of forming a junction by ion implantation | |
| JPH0412615B2 (ja) | ||
| EP0097533B1 (en) | A method of manufacturing a mis type semiconductor device | |
| US3650019A (en) | Methods of manufacturing semiconductor devices | |
| JPH0115134B2 (ja) | ||
| CA1112374A (en) | Method for forming self-aligned field effect device by ion implantation | |
| JPH09232332A (ja) | 半導体装置 | |
| KR100231594B1 (ko) | 반도체 소자의 웰 형성방법 | |
| JP3211784B2 (ja) | 半導体装置及びその製造方法 | |
| JPS62104021A (ja) | シリコン半導体層の形成方法 | |
| CN115881521A (zh) | 制造包括掩埋损伤区的半导体器件的方法 | |
| US20010018258A1 (en) | Method for fabricating semiconductor device | |
| JP2781989B2 (ja) | 半導体装置の製造方法 | |
| JPS6126264A (ja) | 半導体装置の製造方法 | |
| JPS6317227B2 (ja) | ||
| JPH08274111A (ja) | バイポーラシリコントランジスタとその製造方法 | |
| JP2808945B2 (ja) | 縦型ｍｏｓ電界効果トランジスタの製造方法 | |
| JP3525464B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPS6074536A (ja) | 半導体装置の製造方法 | |
| JPH04196525A (ja) | 半導体装置の製造方法 | |
| RU2102818C1 (ru) | Полевой транзистор с p-n переходом и способ его изготовления | |
| JPH05121540A (ja) | 半導体装置の製造方法 | |
| KR100263455B1 (ko) | 반도체 소자의 제조방법 | |
| JPH06349764A (ja) | 半導体装置およびその製造方法 |