JPS594074A - ゲ−トタ−ンオフサイリスタ装置 - Google Patents
ゲ−トタ−ンオフサイリスタ装置Info
- Publication number
- JPS594074A JPS594074A JP57112924A JP11292482A JPS594074A JP S594074 A JPS594074 A JP S594074A JP 57112924 A JP57112924 A JP 57112924A JP 11292482 A JP11292482 A JP 11292482A JP S594074 A JPS594074 A JP S594074A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- gto
- thyristor
- gate
- scr38
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D18/00—Thyristors
- H10D18/60—Gate-turn-off devices
Landscapes
- Thyristors (AREA)
- Power Conversion In General (AREA)
- Thyristor Switches And Gates (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明はデートターンオフサイリスク装置のゲート構造
に関するものである。
に関するものである。
ダートターンオフサイリスタ（ＧＴＯ） ｉダートに正
、負の信号を加えるとオン状態とオフ状態をスイッチで
鳶る機能を持ったサイリスタである。ＧＴＯをインバー
タやチョッノｊに使用すると通常のサイリスクを使用し
た場合に必要々強制転流回路が省略できるので装置が小
型軽量化で＾、転流回路から発生する騒音がなくなり、
効率を向上できるという特徴がある。
、負の信号を加えるとオン状態とオフ状態をスイッチで
鳶る機能を持ったサイリスタである。ＧＴＯをインバー
タやチョッノｊに使用すると通常のサイリスクを使用し
た場合に必要々強制転流回路が省略できるので装置が小
型軽量化で＾、転流回路から発生する騒音がなくなり、
効率を向上できるという特徴がある。
ＧＴＯのダート回路は主回路と制御回路の電気的絶縁を
とるため、通常のサイリスクと同様に・母ルストランス
を使うことが望ましいが、第１図に示すようなオンゲー
ト回路とオフゲート回路間の干渉が問題に々っていた。
とるため、通常のサイリスクと同様に・母ルストランス
を使うことが望ましいが、第１図に示すようなオンゲー
ト回路とオフゲート回路間の干渉が問題に々っていた。
、第１図におい）
て１ノはＧＴｏ、７．？はオンイム号、１４へ送るため
のノチルストランス、１３はオフ＠号１５を送るための
／やルストランスである。例えばオン信号１４をノ臂ル
ストランス１２の１次側に印加すると、実線１６で示し
た本来のケ゛−ト信号の他に点線１７で示す電流がパル
ストランス１３の２次・側を経由して流れるため信号伝
送効率が著しく低下する。
のノチルストランス、１３はオフ＠号１５を送るための
／やルストランスである。例えばオン信号１４をノ臂ル
ストランス１２の１次側に印加すると、実線１６で示し
た本来のケ゛−ト信号の他に点線１７で示す電流がパル
ストランス１３の２次・側を経由して流れるため信号伝
送効率が著しく低下する。
第２図にこの問題を解決するために実施している従来例
を示す。
を示す。
第２図において、オンゲート回路２２は制御回路のある
大地側と電源トランス２２１およびノ’？ルストランス
２２２で電気的に絶縁されている。電源トランス２２ノ
の２次側のコンデンサ２２３はダイオード２２４と充電
抵抗２２５を介して流れる電流によって充電されている
。・臂ルストランス２２２を介してオン信号２２６を送
るとトランジスタ２２７のペース回路に電流が流れトラ
ンジスタ２２７がオンし、コンデンサ２２３の放電電荷
がＧＴＯ２１のケ゛−ト回路を流れＧＴＯ２１はターン
オンする。オフダート回路２３にあるパルストランス２
３１の２次側にはサイリスタ２３２が図示のごとく接続
しであるから、オン電流の一部がノ４ルストランス２３
１の２次側に分流することはない。次にオフ信号２３３
をトランジスタ２３４のペース回路に流すとノ９ルスト
ランス２３−１の１次側に電、流が流れる。この時、パ
ルストランス２３ノの２次側に設けたサイリスタ２３２
のダート抵抗２３５に流れるダート電流によりサイリス
タ２３２がターンオンし％ＧＴＯ２１のゲートに負のダ
ート電流が流れＧ’！’０２１はターンメツする。この
時、オンゲート回路２２のトランジスタ２２７はオフ状
態にあるから、負のダート矩、流がオフゲ−ト回路間イ
リス 〔背景技術の問題点〕 第２図から明らかなように、ＧＴＯでは、オンダート回
路とオフゲ−ト回路間イリス ようとすると、従来のサイリスタとくらべてダート回路
が非常に複雑なものになる欠点があった。
大地側と電源トランス２２１およびノ’？ルストランス
２２２で電気的に絶縁されている。電源トランス２２ノ
の２次側のコンデンサ２２３はダイオード２２４と充電
抵抗２２５を介して流れる電流によって充電されている
。・臂ルストランス２２２を介してオン信号２２６を送
るとトランジスタ２２７のペース回路に電流が流れトラ
ンジスタ２２７がオンし、コンデンサ２２３の放電電荷
がＧＴＯ２１のケ゛−ト回路を流れＧＴＯ２１はターン
オンする。オフダート回路２３にあるパルストランス２
３１の２次側にはサイリスタ２３２が図示のごとく接続
しであるから、オン電流の一部がノ４ルストランス２３
１の２次側に分流することはない。次にオフ信号２３３
をトランジスタ２３４のペース回路に流すとノ９ルスト
ランス２３−１の１次側に電、流が流れる。この時、パ
ルストランス２３ノの２次側に設けたサイリスタ２３２
のダート抵抗２３５に流れるダート電流によりサイリス
タ２３２がターンオンし％ＧＴＯ２１のゲートに負のダ
ート電流が流れＧ’！’０２１はターンメツする。この
時、オンゲート回路２２のトランジスタ２２７はオフ状
態にあるから、負のダート矩、流がオフゲ−ト回路間イ
リス 〔背景技術の問題点〕 第２図から明らかなように、ＧＴＯでは、オンダート回
路とオフゲ−ト回路間イリス ようとすると、従来のサイリスタとくらべてダート回路
が非常に複雑なものになる欠点があった。
またＧＴＯは通常ターンオフ特性を重視した素子設計を
おこなうため、従来のサイリスタにくらべてターンオン
特性が劣る傾向にあり、良好なターンオン特性を得るた
めオンケ“−ト回路に過大な霜７流を流す必要があった
。
おこなうため、従来のサイリスタにくらべてターンオン
特性が劣る傾向にあり、良好なターンオン特性を得るた
めオンケ“−ト回路に過大な霜７流を流す必要があった
。
本発明はこのような事情を考慮してなされたもので、そ
の目的とするところは簡易で実用性の高いダート回路構
成を持っ九〇ＴＯ装置を提供することにある。
の目的とするところは簡易で実用性の高いダート回路構
成を持っ九〇ＴＯ装置を提供することにある。
本発明においては、ＧＴＯ内部にオンダート回路として
の光トリが方式のパイロ、トサイリスタを一体的に設け
る。このパイロットサイリスタは、好ましくけそのカソ
ードエミッタ領域下のペース層の層抵抗を、ＧＴＯの主
カソードエミッタ領域下のペース層のそれより大きく設
定し、この・セイロットサイリスクを光トリがしてＧＴ
Ｏをターンオンさせるようにする。
の光トリが方式のパイロ、トサイリスタを一体的に設け
る。このパイロットサイリスタは、好ましくけそのカソ
ードエミッタ領域下のペース層の層抵抗を、ＧＴＯの主
カソードエミッタ領域下のペース層のそれより大きく設
定し、この・セイロットサイリスクを光トリがしてＧＴ
Ｏをターンオンさせるようにする。
本発明によれば、オンダート回路としての光トリが方式
のノやイロットサイリスタをＧＴＯ内に一体的に形成す
ることにより、オンダート回路とオフゲート回路間の干
渉が確実に防止されることは勿論、ダート回路構成が非
常に簡単なものとなる。また本発明によればターンオン
時のｒ−）感度をノｊイロ、トサイリスタのダート構造
で独自に設定することができ、例えばそのカソードエミ
ッタ領域下のペース層の層抵抗をＧＴＯの主カソードエ
ミッタ領域下のそれよシ大として、従来のＧＴＯにはな
い優れたターンオン特性を得ることが容易にできる。
のノやイロットサイリスタをＧＴＯ内に一体的に形成す
ることにより、オンダート回路とオフゲート回路間の干
渉が確実に防止されることは勿論、ダート回路構成が非
常に簡単なものとなる。また本発明によればターンオン
時のｒ−）感度をノｊイロ、トサイリスタのダート構造
で独自に設定することができ、例えばそのカソードエミ
ッタ領域下のペース層の層抵抗をＧＴＯの主カソードエ
ミッタ領域下のそれよシ大として、従来のＧＴＯにはな
い優れたターンオン特性を得ることが容易にできる。
以下図面を参照して、本発明の一実施例を説明する。第
３図は本発明の一実施例におけるＧＴＯｓ ｏを示すも
ので（、）が模式的平面図、（ｂ）はそのＡ−Ａ′断面
図である。この構造はシリコンウェハにＰ型およびＮ型
の不純物を交互にドーピングして得られる。
３図は本発明の一実施例におけるＧＴＯｓ ｏを示すも
ので（、）が模式的平面図、（ｂ）はそのＡ−Ａ′断面
図である。この構造はシリコンウェハにＰ型およびＮ型
の不純物を交互にドーピングして得られる。
図において３１はＰエミッタ層、３２はＮペース層、３
３はＰペース層である。Ｐエミッタ層３１の外側にはタ
ングステンなど、シリコンの熱膨張係数に近い金属板か
らなるアノード電極３４を取付けである。
３はＰペース層である。Ｐエミッタ層３１の外側にはタ
ングステンなど、シリコンの熱膨張係数に近い金属板か
らなるアノード電極３４を取付けである。
Ｐベース層３３にはＧＴＯ３０の主カソードエミッタと
なる複数に分割されたＮエミツタ層３５がウェハ中央部
を除く領域に放射状に分散配置されて形成されている。
なる複数に分割されたＮエミツタ層３５がウェハ中央部
を除く領域に放射状に分散配置されて形成されている。
Ｎエミツタ層３５にはＡＩ！などのカソード電極３６が
、またＰイー２層３３には共通にゲート電極３７が設け
てあり、アノード電極３４とカソード％、ｒ＠３６を両
側から金層スタングで圧接して外部回路と接続できるよ
うに、カソード電極３６とＮエミツタ層３５からなるカ
ソードエミッタ部分は化学エツチング法などによ９台形
状に加工しである。このＧＴＯ３ｏのウェハ中央部のＰ
ペースｒ＠３３には、とのＧＴＯ３０をターンオンさせ
るための・やイロットサイリスタ３８を構成するＮエミ
ツタ層３８ノが形成されている。ＧＴＯ３０のダート電
極３７はＮエミツタ層３８ノ上に寸で延圧させテ／ｆ
イロットサイリスタ３８のカソード電極を兼用させてい
る。そしてＮエミツタ層３８ノで囲まれた領域のＰイー
２層３３表面部がこのパイロットサイリスタ３８の受光
部３８２となり、ここに光信号３８３が１１θ躬沁ノす
るようにｌっている。メＮエミッタ層３５１１丁のＰベ
ース１ｖ、の方がＮエミツタ層３８１ ｉ白］・のそね
よりルｌくなっており、こｈによりＧＴＯ領ＪＭｚのＰ
ベース層の層抵抗ρ。に比べてパイロットサイリスタｆ
ｔｆＪｄのＰベース層の層抵抗ρ かより人さい値にな
るように工夫さｆｌている。
、またＰイー２層３３には共通にゲート電極３７が設け
てあり、アノード電極３４とカソード％、ｒ＠３６を両
側から金層スタングで圧接して外部回路と接続できるよ
うに、カソード電極３６とＮエミツタ層３５からなるカ
ソードエミッタ部分は化学エツチング法などによ９台形
状に加工しである。このＧＴＯ３ｏのウェハ中央部のＰ
ペースｒ＠３３には、とのＧＴＯ３０をターンオンさせ
るための・やイロットサイリスタ３８を構成するＮエミ
ツタ層３８ノが形成されている。ＧＴＯ３０のダート電
極３７はＮエミツタ層３８ノ上に寸で延圧させテ／ｆ
イロットサイリスタ３８のカソード電極を兼用させてい
る。そしてＮエミツタ層３８ノで囲まれた領域のＰイー
２層３３表面部がこのパイロットサイリスタ３８の受光
部３８２となり、ここに光信号３８３が１１θ躬沁ノす
るようにｌっている。メＮエミッタ層３５１１丁のＰベ
ース１ｖ、の方がＮエミツタ層３８１ ｉ白］・のそね
よりルｌくなっており、こｈによりＧＴＯ領ＪＭｚのＰ
ベース層の層抵抗ρ。に比べてパイロットサイリスタｆ
ｔｆＪｄのＰベース層の層抵抗ρ かより人さい値にな
るように工夫さｆｌている。
このような構造として、パイロットサイリスタ３８の受
光部３８２に光信列３８３をが射すると、パイロットサ
イリスタ３８かターンオンする。例えば第３図の構造の
パイロットサイリスタ３８のＮエミッタＮ３８ノの内周
の半径をｒｌ、光信号３８３の光束の半径をｒさｒｔ、
Ｎエミツタ層３８ノの外周の半径をｒ重とすると、パイ
ロットサイリスタ３８は光イｈ七のエネルギーφがφ”
＝１０／ρ （］、 ］＋２−６ｎｒｔ ／ ｒ重）ワ
ットとなるとターンオンする。ｒＩ＝ ｒ ＝ １．５
前ｍ、ｒｌ＝２胴、ρ ＝１５００Ω／口 とするとφ
＊中４．４ ｍＷとなる。良好なターンオン斗ｆ性を得
るためオーバドライブファクタを４とするとφ＝１７．
６ｍＷとなる。発光ダイオードなどの光源を受光部３８
２に近接して取付けｉ］は、発光ダイオードの駆飢電流
１ｔｉ ＩＬＥＤ＝ ０．５ Ａでφ−ｊ ７．６ ｍ
Ｗを充分ＶＣ実現うることができる。パイロット１ノイ
リヌタ３８がターンオン１′るとこのターンメン′１４
Ｊ、流はＧＴＯ３０のゲート化゛らとして擦能し、ＧＴ
Ｏ、？ Ｏｆ確実にターンメンさせる。ＧＴＯｕ一般に
良好なターンオフ％性を得るため、従来のツイリヌタと
比較してターンオン重性が犠％：になる傾向があった。
光部３８２に光信列３８３をが射すると、パイロットサ
イリスタ３８かターンオンする。例えば第３図の構造の
パイロットサイリスタ３８のＮエミッタＮ３８ノの内周
の半径をｒｌ、光信号３８３の光束の半径をｒさｒｔ、
Ｎエミツタ層３８ノの外周の半径をｒ重とすると、パイ
ロットサイリスタ３８は光イｈ七のエネルギーφがφ”
＝１０／ρ （］、 ］＋２−６ｎｒｔ ／ ｒ重）ワ
ットとなるとターンオンする。ｒＩ＝ ｒ ＝ １．５
前ｍ、ｒｌ＝２胴、ρ ＝１５００Ω／口 とするとφ
＊中４．４ ｍＷとなる。良好なターンオン斗ｆ性を得
るためオーバドライブファクタを４とするとφ＝１７．
６ｍＷとなる。発光ダイオードなどの光源を受光部３８
２に近接して取付けｉ］は、発光ダイオードの駆飢電流
１ｔｉ ＩＬＥＤ＝ ０．５ Ａでφ−ｊ ７．６ ｍ
Ｗを充分ＶＣ実現うることができる。パイロット１ノイ
リヌタ３８がターンオン１′るとこのターンメン′１４
Ｊ、流はＧＴＯ３０のゲート化゛らとして擦能し、ＧＴ
Ｏ、？ Ｏｆ確実にターンメンさせる。ＧＴＯｕ一般に
良好なターンオフ％性を得るため、従来のツイリヌタと
比較してターンオン重性が犠％：になる傾向があった。
本実施例ではターンオン特性を決定するケ゛−ト感度は
パイロットサイリスタ３８のゲート構造で決定さｈ−１
ＧＴ０．９０のターンオフ物性と無関係に設計できるた
め、前述した問題を完全、に解消することができる。本
実加ＪｆｌｌによるＧＴＯをゲートターンオフする時Ｖ
仁は従来のＧＴＯ同様に、ゲートへ、極３７とカソード
電極３６の間ｒｃ負バイアヌを印加すノ］はよい。
パイロットサイリスタ３８のゲート構造で決定さｈ−１
ＧＴ０．９０のターンオフ物性と無関係に設計できるた
め、前述した問題を完全、に解消することができる。本
実加ＪｆｌｌによるＧＴＯをゲートターンオフする時Ｖ
仁は従来のＧＴＯ同様に、ゲートへ、極３７とカソード
電極３６の間ｒｃ負バイアヌを印加すノ］はよい。
又ＧＴ０．９０かターンメンし、オン電圧が減少すると
ノぞイロットサイリλり３８部分を流り、る電流は急激
に減少し、保持電流以下になりオフ状態になるから、パ
イロットサイリスタ３８にオフケ゛−ト市況を流し、ケ
゛−トターンオフする必披ばまったくなくなる。
ノぞイロットサイリλり３８部分を流り、る電流は急激
に減少し、保持電流以下になりオフ状態になるから、パ
イロットサイリスタ３８にオフケ゛−ト市況を流し、ケ
゛−トターンオフする必披ばまったくなくなる。
第４図に本実施例によるＧＴＯ３０とケ９−ト回路の組
合せの１例を示う゛。ｌ−から明らかなようにオンケゞ
−ト回路としてＨＧＴＯ、？ ０内に光トリが方式のパ
イロットサイリスタが一体形成されているから外部に発
、光タ゛イオード４１奢設けるだけでよく、オフグー）
［４Ｉ４路４２として電源４２）、抵抗４２２トラン
ジヌタ４２３およびパルストランス４２４を設ける。仇
ってメンゲート回路とオフクー”−）１！−１１路を完
全に分離できるため、とｉｌらの回路間の干渉を完全に
除去できるはかりか、第２図と止転し、て明らかなよう
にケ゛−ト回路構成を大幅に簡略什できる。さらに本実
′Ｍ（ｉ例によるＧＴＯでは、ターンオン時のダート感
度を）ぐイロットザイリスタ３８のゲート構造で独立し
て決定できるため、ターンオン、ターンオフ特性ともに
すぐｔ１／（ものを実現できる。
合せの１例を示う゛。ｌ−から明らかなようにオンケゞ
−ト回路としてＨＧＴＯ、？ ０内に光トリが方式のパ
イロットサイリスタが一体形成されているから外部に発
、光タ゛イオード４１奢設けるだけでよく、オフグー）
［４Ｉ４路４２として電源４２）、抵抗４２２トラン
ジヌタ４２３およびパルストランス４２４を設ける。仇
ってメンゲート回路とオフクー”−）１！−１１路を完
全に分離できるため、とｉｌらの回路間の干渉を完全に
除去できるはかりか、第２図と止転し、て明らかなよう
にケ゛−ト回路構成を大幅に簡略什できる。さらに本実
′Ｍ（ｉ例によるＧＴＯでは、ターンオン時のダート感
度を）ぐイロットザイリスタ３８のゲート構造で独立し
て決定できるため、ターンオン、ターンオフ特性ともに
すぐｔ１／（ものを実現できる。
またターンメンを光信号でコントロールしているためオ
フグー） ’ｔ’４流かパイロットサイリスタへ捷わり
込むことを防止するダイオードなどは一切不要となる。
フグー） ’ｔ’４流かパイロットサイリスタへ捷わり
込むことを防止するダイオードなどは一切不要となる。
本発明を適用できるＧＴＯは前述した構造のものに限定
されるものではない。例えはアノード側にショーテッド
・エミッタ構造を持ったいわゆるアノードショーテッド
型ＧＴＯなど他の構造のＧＴＯに対しても本発明が有効
であることはいうまでもない。
されるものではない。例えはアノード側にショーテッド
・エミッタ構造を持ったいわゆるアノードショーテッド
型ＧＴＯなど他の構造のＧＴＯに対しても本発明が有効
であることはいうまでもない。
第１図および第２図は従来のＧＴＯゲート回路構成を示
す図、第３図（ａ） ｌ （ｂ）は本発明の一実施例に
おけるＧＴＯの構造を示す図、第４図はとのＧＴＯのダ
ート回路描成を示す図である。 ３０・・・ＧＴＯｌＪＪ・・・Ｐエミッタ、３２・・・
Ｎベース＃ＳＳ・・・Ｐベース層、３４・・・アノード
電ｔＭ、３５ ・ＮエミッタＮ（主カソードエミッタ）
、３６・・・カソードを極、３２・・・ダート％Ｌ極（
ｔＥパイロットザイリスクのカソードを極）、３８・・
・パイロットサイリスタ、３８ノ・・・Ｎエミツタ層、
３８２・・・受光部、３８３・・・う１ｃ化号、４ノ・
・・発光ダイメート、４２・・・オフヶ９−ト回路。 出願人代理人 弁理士 鈴 江 武 彦３５６−
す図、第３図（ａ） ｌ （ｂ）は本発明の一実施例に
おけるＧＴＯの構造を示す図、第４図はとのＧＴＯのダ
ート回路描成を示す図である。 ３０・・・ＧＴＯｌＪＪ・・・Ｐエミッタ、３２・・・
Ｎベース＃ＳＳ・・・Ｐベース層、３４・・・アノード
電ｔＭ、３５ ・ＮエミッタＮ（主カソードエミッタ）
、３６・・・カソードを極、３２・・・ダート％Ｌ極（
ｔＥパイロットザイリスクのカソードを極）、３８・・
・パイロットサイリスタ、３８ノ・・・Ｎエミツタ層、
３８２・・・受光部、３８３・・・う１ｃ化号、４ノ・
・・発光ダイメート、４２・・・オフヶ９−ト回路。 出願人代理人 弁理士 鈴 江 武 彦３５６−
Claims (2)
- （１） ゲートターンオフサイリスクと、これをター
ンオンするためのオンダート回路およびターンオフする
ためのオフｒ−）回路を備えた装置において、前記オン
ｒ−）回路として、前記ダートターンオフサイリスタの
主カソードエミッタ領域に隣接する領域に光トリが方式
の・母イロットサイリスタを一体的に形成してなること
を特徴とするダートターンオフサイリスタ装置。 - （２） 前記・セイロットサイリスタは、そのカソー
ドエミッタ領域下のペース層の層抵抗が前記主カソード
エミッタ領域下のペース層の層抵抗よシ大きいことを特
徴とする特許績求の範囲第１拍記載のダートターンオフ
サイリスタ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57112924A JPS594074A (ja) | 1982-06-30 | 1982-06-30 | ゲ−トタ−ンオフサイリスタ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57112924A JPS594074A (ja) | 1982-06-30 | 1982-06-30 | ゲ−トタ−ンオフサイリスタ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS594074A true JPS594074A (ja) | 1984-01-10 |
Family
ID=14598896
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57112924A Pending JPS594074A (ja) | 1982-06-30 | 1982-06-30 | ゲ−トタ−ンオフサイリスタ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS594074A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS508315A (ja) * | 1973-05-25 | 1975-01-28 | ||
| JPS5718713A (en) * | 1980-07-09 | 1982-01-30 | Nitto Electric Ind Co Ltd | Preparation of high polymeric emulsion containing glycidyl group |
| JPS5799773A (en) * | 1980-12-13 | 1982-06-21 | Fuji Electric Co Ltd | Composite thyristor |
-
1982
- 1982-06-30 JP JP57112924A patent/JPS594074A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS508315A (ja) * | 1973-05-25 | 1975-01-28 | ||
| JPS5718713A (en) * | 1980-07-09 | 1982-01-30 | Nitto Electric Ind Co Ltd | Preparation of high polymeric emulsion containing glycidyl group |
| JPS5799773A (en) * | 1980-12-13 | 1982-06-21 | Fuji Electric Co Ltd | Composite thyristor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5947469B2 (ja) | 半導体デバイス | |
| US3566211A (en) | Thyristor-type semiconductor device with auxiliary starting electrodes | |
| US3622845A (en) | Scr with amplified emitter gate | |
| US3766450A (en) | Thyristor | |
| KR840005931A (ko) | 게이트 턴 오프다이리스터(gate turn-off dhyristort) | |
| JPH03225960A (ja) | 半導体デバイス | |
| US4595939A (en) | Radiation-controllable thyristor with multiple, non-concentric amplified stages | |
| GB1366845A (en) | Integrated thyristor semiconductor arrangements | |
| US3350611A (en) | Gate fired bidirectional switch | |
| JPH0117269B2 (ja) | ||
| EP0069308B1 (en) | Thyristor | |
| JPS61113280A (ja) | 光点弧サイリスタならびにそのスイツチング方法 | |
| JPS5945232B2 (ja) | 光駆動型半導体制御整流装置 | |
| JPS6123666B2 (ja) | ||
| JPH0136262B2 (ja) | ||
| JPS5858900B2 (ja) | ゲ−トタ−ンオフサイリスタのゲ−ト回路 | |
| JPH0758777B2 (ja) | ゲートターンオフサイリスタ | |
| US3670217A (en) | Thyristor with a control device and having several control electrodes | |
| JPS5940577A (ja) | 光点弧形双方向性サイリスタ | |
| JP3301482B2 (ja) | サイリスタ及びこれを使用したランプ点灯装置 | |
| US4011579A (en) | Semiconductor gate turn-off device | |
| JPS583280A (ja) | サイリスタ | |
| JPH01145859A (ja) | ラテラル型フォトサイリスタ | |
| JPH01218066A (ja) | 半導体装置 | |
| JPH0136261B2 (ja) |