JPS6129155A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS6129155A
JPS6129155A JP15074284A JP15074284A JPS6129155A JP S6129155 A JPS6129155 A JP S6129155A JP 15074284 A JP15074284 A JP 15074284A JP 15074284 A JP15074284 A JP 15074284A JP S6129155 A JPS6129155 A JP S6129155A
Authority
JP
Japan
Prior art keywords
cap
fusion
semiconductor device
solder
welded
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15074284A
Other languages
English (en)
Inventor
Katsuro Hiraiwa
克朗 平岩
Ichiro Yamaguchi
一郎 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP15074284A priority Critical patent/JPS6129155A/ja
Publication of JPS6129155A publication Critical patent/JPS6129155A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W76/00—Containers; Fillings or auxiliary members therefor; Seals
    • H10W76/60—Seals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/682—Shapes or dispositions thereof comprising holes having chips therein
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W76/00—Containers; Fillings or auxiliary members therefor; Seals
    • H10W76/60—Seals
    • H10W76/63—Seals characterised by their shape or disposition, e.g. between cap and walls of a container
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は半導体装置のうち、キャップの構造に関する。
ＩＣなどの半導体装置のパッケージには、半導体チップ
をリードベースに収容し配線した後、内部の半導体チッ
プを保護するために、リードベースにキャップを溶着さ
せて、気密に封止しているものがある。
このようなパンケージにおいて、ＩＣの高集積化と共に
、半導体チップが大型化しており、それを収容するリー
ドベースやキャップも大きくなってきた。従って、キャ
ップ溶着部も広域に亙っており、キャップの溶着による
半導体装置の気密封止については、一層十分な配慮が必
要である。
［従来の技術］ 第４図はキャップをセラミックリードベース上に溶着す
るセラミンクパッケージの構造断面図である。
図において、１はリードベース、２はキャップ。
３は半導体チップ、４はポンディングワイヤー。
５は外部リードで、キャップ２は金錫はんだ、又は普通
はんだ等のソルダー（溶着材）６を溶融してリードベー
ス１のメタライズ層７に溶着させている。
この溶着部分の幅は約２ｆｌ程度、キャップ２は通常、
厚みが０．３ｍ程度の金属板、例えば金メッキしたコバ
ール板が用いられている。
［発明が解決しようとする問題点コ ところで、上記のようにリードベースやキャップが大型
化してくると、溶着部分が長くなって、溶着に不具合な
問題が一層クローズアンプしてきた。それは、第５図に
示す部分断面図のように、溶着部分が長くなると気泡が
ソルダー６の中に閉じ込められ易くなり、その中にボイ
ドＨが形成されることで、このようなボイドＨができる
と、それがリークの発生源となってＩＣの信頼性を損な
う。このような気泡はソルダーの溶融時に発生して、大
きいものは長さ５鶴位にもなる。
本発明は、このようなボイドＨを解消させるキャップを
設しすた、半導体装置を提案するものである。
［問題点を解決するための手段］ その問題は、リードベースに溶着する周囲溶着部分に、
複数の孔を設けたキャップを具備している半導体装置、
あるいは、リードベースに溶着する周囲溶着部分の周囲
から、該溶着部分の途中まで形成された複数の切欠けを
設けたキャップを具備している半導体装置によって解決
される。
［作用］ 即ち、熔融時に、ソルダーより発生した気泡が、キャッ
プの孔または切欠けを通して逃げられる構造にして、熔
融後の固化時には、ボイドの含まれないキャップの溶着
部にするものである。
［実施例］ 以下２図面を参照して実施例によって詳細に説明する。
第１図は本発明にかかる一実施例のキャップ１１の平面
図を示しており、本例は孔２１をキャップの周囲に設け
た例である。
孔２１は直径０．１〜１ｆｌφの小孔を、はぼｌ　ａ＋
間隔で設けてお（。このような小孔は放電加工やレーザ
加工を利用して、金属キャップに容易に孔開けすること
ができる。
次に、第２図は本発明にかかる他の実施例のキャップ１
２の平面図を示しており、本例は切欠け２２をキャップ
周縁にギザギザ状に設けた切欠けの例で、同様に周縁を
放電加工して形成することかで□ きる。
このような構造にして、ソルダーを溶融し、キャップと
メタライズ層７を溶着すれば、発生した気泡は孔２１あ
るいは切欠け２２から放出され、ボイドが溶着部分に残
る問題はなくなる。第３図は本発明にかかる半導体装置
の部分断面図を示しており、キャップ１１を使用して、
気泡が孔２１から抜は出た状態を図示している。
［発明の効果］ 以上の説明から明らかなように、本発明によればキャッ
プとリードベースとの溶着部のボイドが解消されて、気
密性の高い半導体装置が得られ、ＩＣの信頼性向上に一
層役立つものである。
【図面の簡単な説明】
第１図および第２図は本発明にかかるキャップの平面図
、 第３図は本発明にかかるキャップを使用した半導体装置
の部分断面図、 第４図は本発明を適用する半導体装置の一例の断面図、 第５図はその問題点を示す部分断面図である。 図において、 １はり−ドヘース、　　　２．ＩＬ　１２はキャップ、
３ば半導体チップ、　　　４はボンディングワイヤ５は
外部リード、　　　　６はソルダー、７はメタライズ層
、　　　Ｈはボイド、２１は孔、　　　　　　　２２は
切欠けを示している。

Claims (2)

    【特許請求の範囲】
  1. （１）リードベースに溶着する周囲溶着部分に、複数の
    孔を設けたキャップを具備してなることを特徴とする半
    導体装置。
  2. （２）リードベースに溶着する周囲溶着部分の周囲から
    、該溶着部分の途中まで形成された複数の切欠けを設け
    たキャップを具備していることを特徴とする半導体装置
    。
JP15074284A 1984-07-19 1984-07-19 半導体装置 Pending JPS6129155A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15074284A JPS6129155A (ja) 1984-07-19 1984-07-19 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15074284A JPS6129155A (ja) 1984-07-19 1984-07-19 半導体装置

Publications (1)

Publication Number Publication Date
JPS6129155A true JPS6129155A (ja) 1986-02-10

Family

ID=15503420

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15074284A Pending JPS6129155A (ja) 1984-07-19 1984-07-19 半導体装置

Country Status (1)

Country Link
JP (1) JPS6129155A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63219142A (ja) * 1987-03-07 1988-09-12 Shinko Electric Ind Co Ltd 電子部品用パツケ−ジ
JPH02273958A (ja) * 1989-04-17 1990-11-08 Sumitomo Electric Ind Ltd 半導体用パッケージの封止方法
US4974769A (en) * 1988-04-28 1990-12-04 Hitachi, Ltd. Method of joining composite structures
EP1429387A3 (en) * 2002-11-18 2009-12-16 NEC Electronics Corporation Electronic device capable of preventing electromagnetic wave from being radiated

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5487183A (en) * 1977-12-23 1979-07-11 Hitachi Ltd Package for semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5487183A (en) * 1977-12-23 1979-07-11 Hitachi Ltd Package for semiconductor device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63219142A (ja) * 1987-03-07 1988-09-12 Shinko Electric Ind Co Ltd 電子部品用パツケ−ジ
US4974769A (en) * 1988-04-28 1990-12-04 Hitachi, Ltd. Method of joining composite structures
JPH02273958A (ja) * 1989-04-17 1990-11-08 Sumitomo Electric Ind Ltd 半導体用パッケージの封止方法
EP1429387A3 (en) * 2002-11-18 2009-12-16 NEC Electronics Corporation Electronic device capable of preventing electromagnetic wave from being radiated

Similar Documents

Publication Publication Date Title
KR100342455B1 (ko) 반도체장치및그제조방법
KR100378278B1 (ko) 전자 부품
JP4565727B2 (ja) 半導体装置の製造方法
KR20010014827A (ko) 반도체 장치와 그 제조 방법
JPS62149155A (ja) 封止電子装置
EP0090566B1 (en) Semiconductor device package
JPS6129155A (ja) 半導体装置
EP0098176A2 (en) The packaging of semiconductor chips
JPS58219757A (ja) 半導体装置
JPH06140523A (ja) 半導体素子収納用パッケージ
JPH0228351A (ja) 半導体装置
JP2007042786A (ja) マイクロデバイス及びそのパッケージング方法
JP2531768B2 (ja) 半田封止構造
JPS5940774Y2 (ja) マルチチツプ集積回路の気密実装構造
JP2522503B2 (ja) 半導体装置
JPS60165742A (ja) 半導体装置
JPS607751A (ja) 半導体装置
JPH05121492A (ja) Ｔａｂテープ
JPS634350B2 (ja)
JPH0737932A (ja) 半導体装置およびその実装方法
JPS5832435A (ja) 半導体装置
JPH04150056A (ja) 半導体装置
JPS61253835A (ja) パツケ−ジの封止装置
JP2001298114A (ja) Ｂｇａパッケージ及びｂｇａパッケージと基板との実装構造
JPH04107931A (ja) 半導体装置