JPS594128A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS594128A JPS594128A JP57113160A JP11316082A JPS594128A JP S594128 A JPS594128 A JP S594128A JP 57113160 A JP57113160 A JP 57113160A JP 11316082 A JP11316082 A JP 11316082A JP S594128 A JPS594128 A JP S594128A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- heat treatment
- nitrogen
- gas
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P36/00—Gettering within semiconductor bodies
- H10P36/03—Gettering within semiconductor bodies within silicon bodies
Landscapes
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(1)発明の技術分野
本発明は、半導体基板の半導体素子形成領域にデニュー
デッドゾーンを形成し、且つ、内部に欠陥核を形成する
工程を含む半導体装置の製造方法の改良に関する。
デッドゾーンを形成し、且つ、内部に欠陥核を形成する
工程を含む半導体装置の製造方法の改良に関する。
(2)技術の背景
半導体素子にあって、良好な特性を確保するためには、
その基板に転位、積層欠陥等の結晶欠陥が存在しないこ
とが望ましい。半導体素子において、集積度の向上は非
常に重要な要請であり、このような高集積度半導体素子
にあっては、半導体素子の動作領域の寸法が極度に小さ
く、相対的に結晶欠陥の大きさが無視しえない状態にあ
り、上記の結晶欠陥の影響が着像し難いものとなってい
るからである。
その基板に転位、積層欠陥等の結晶欠陥が存在しないこ
とが望ましい。半導体素子において、集積度の向上は非
常に重要な要請であり、このような高集積度半導体素子
にあっては、半導体素子の動作領域の寸法が極度に小さ
く、相対的に結晶欠陥の大きさが無視しえない状態にあ
り、上記の結晶欠陥の影響が着像し難いものとなってい
るからである。
ところで、シリコン(Sl)単結晶よりなる基板は、一
般にチョクラルスキー法(以下、CZ法という。)を使
用して製造されるが、この(EZ法により製造されたシ
リコン(Si)基板には、すでに、単結晶引き上げ時に
ルツボより不可避的に混入している酸素原子(0)等の
不純物が含まれており、これらの不純物が欠陥核となっ
てその後の半導体装置素子形成工程、特に、高温工程に
おいて結晶欠陥に成長する。この結晶欠陥を、上記の酸
素原子(0)等の状態で除去することは、現在の技術水
準では困難であるが、続く熱処理工程を利用して上記の
酸素原子(0)を除去することは可能であり、これによ
って、動作領域を無欠陥層(デニューデッドゾーン)と
するための様々な努力がなされてきた。
般にチョクラルスキー法(以下、CZ法という。)を使
用して製造されるが、この(EZ法により製造されたシ
リコン(Si)基板には、すでに、単結晶引き上げ時に
ルツボより不可避的に混入している酸素原子(0)等の
不純物が含まれており、これらの不純物が欠陥核となっ
てその後の半導体装置素子形成工程、特に、高温工程に
おいて結晶欠陥に成長する。この結晶欠陥を、上記の酸
素原子(0)等の状態で除去することは、現在の技術水
準では困難であるが、続く熱処理工程を利用して上記の
酸素原子(0)を除去することは可能であり、これによ
って、動作領域を無欠陥層(デニューデッドゾーン)と
するための様々な努力がなされてきた。
(3)従来技術と問題点
従来技術においては、半導体素子形成工程に先立ち、半
導体基板表面に傷を形成する、あるいは、イオン注入を
行う等の方法により欠陥の吸収源を形成し、続(熱処理
工程において発生する基板表面の結晶欠陥等を上記吸収
源に捕捉させる方法が使用されてきた。しかし、この方
法は付加的工程を伴なうばかりでなく、その捕捉効果も
必ずしも完全とは言い難いため、最近、酸素原子(0)
を不純物としてかなりの高濃度(1018/ ClTl
3)に含んだシリコン(S t )基板に高温熱処理
を行うことにより、基板表面近傍の酸素原子(0)等の
不純物をアウトディフュージョンさせて除去し、かつ、
基板内部に酸素析出物(Sixty) 、あるいは、そ
れに起因する結晶欠陥を形成することにより、半導体素
子形成工程、特に、熱処理工程中に発生する微小欠陥や
積層欠陥を捕捉し、消滅させることにより、動作領域を
デニューデッドゾーンとする方法が実用化された。この
方法は、基板の深層に発生した結晶欠陥等の微小欠陥が
基板表面の有害不純物や欠陥を吸着し、消滅させるとい
う現象、いわゆる、イントリンシックゲッタリング現象
(以下、IG現象という。)を利用したもので、その有
用性が認められている。
導体基板表面に傷を形成する、あるいは、イオン注入を
行う等の方法により欠陥の吸収源を形成し、続(熱処理
工程において発生する基板表面の結晶欠陥等を上記吸収
源に捕捉させる方法が使用されてきた。しかし、この方
法は付加的工程を伴なうばかりでなく、その捕捉効果も
必ずしも完全とは言い難いため、最近、酸素原子(0)
を不純物としてかなりの高濃度(1018/ ClTl
3)に含んだシリコン(S t )基板に高温熱処理
を行うことにより、基板表面近傍の酸素原子(0)等の
不純物をアウトディフュージョンさせて除去し、かつ、
基板内部に酸素析出物(Sixty) 、あるいは、そ
れに起因する結晶欠陥を形成することにより、半導体素
子形成工程、特に、熱処理工程中に発生する微小欠陥や
積層欠陥を捕捉し、消滅させることにより、動作領域を
デニューデッドゾーンとする方法が実用化された。この
方法は、基板の深層に発生した結晶欠陥等の微小欠陥が
基板表面の有害不純物や欠陥を吸着し、消滅させるとい
う現象、いわゆる、イントリンシックゲッタリング現象
(以下、IG現象という。)を利用したもので、その有
用性が認められている。
ところで、上記デニューデッドゾーンを形成する方法に
おいては、その熱処理の温度範囲や熱処理時間について
、様々な組み合わせが報告されており、枚挙にいとまが
ないが、そのうち550 (’C)〜900 (’C)
における数〜数十時間の低温熱処理工程が上記の欠陥核
形成に最も有効であることが認められており、この工程
が上記のいずれの方法においても含まれている。
おいては、その熱処理の温度範囲や熱処理時間について
、様々な組み合わせが報告されており、枚挙にいとまが
ないが、そのうち550 (’C)〜900 (’C)
における数〜数十時間の低温熱処理工程が上記の欠陥核
形成に最も有効であることが認められており、この工程
が上記のいずれの方法においても含まれている。
ところが、上記の低温熱処理工程によって、基板の内部
にn型キャリアとして動作する新しいドナーが発生し、
それによってキャリア濃度が変化し、結果として基板の
比抵抗に変化をもたらすという欠点のあることが明らか
になった。
にn型キャリアとして動作する新しいドナーが発生し、
それによってキャリア濃度が変化し、結果として基板の
比抵抗に変化をもたらすという欠点のあることが明らか
になった。
(4)発明の目的
本発明の目的は、上記の欠点を解消することにあり、半
導体基板の半導体素子形成領域にデニューデッドゾーン
を形成し、且つ、内部に欠陥核を形成する目的をもって
なす550 [’e)〜9oo〔℃〕における低温熱処
理工程を含む半導体装置の製造方法において、基板内部
にキャリア濃度の変化をもたらさない、すなわち、比抵
抗の変化を防止しうる半導体装置の製造方法を提供する
ことにある。
導体基板の半導体素子形成領域にデニューデッドゾーン
を形成し、且つ、内部に欠陥核を形成する目的をもって
なす550 [’e)〜9oo〔℃〕における低温熱処
理工程を含む半導体装置の製造方法において、基板内部
にキャリア濃度の変化をもたらさない、すなわち、比抵
抗の変化を防止しうる半導体装置の製造方法を提供する
ことにある。
(5)発明の構成
本発明の構成は、半導体基板に、欠陥核を形成せしめる
低温熱処理を施した後、該半導体基板を水素(N2)ガ
スもしくはN2ガスを含む窒素(N2)ガス等の不活性
ガス雰囲気中で熱処理を行うことにある。
低温熱処理を施した後、該半導体基板を水素(N2)ガ
スもしくはN2ガスを含む窒素(N2)ガス等の不活性
ガス雰囲気中で熱処理を行うことにある。
Cl法により製造されたシリコン’(S + )単fa
高中に過飽和に含まれる酸素原子(0)は、55o〔
℃〕〜900 (’C)における低温熱処理工程におい
て析出し、格子欠陥を有する析出物(Sixty)を形
成することは周知である。
高中に過飽和に含まれる酸素原子(0)は、55o〔
℃〕〜900 (’C)における低温熱処理工程におい
て析出し、格子欠陥を有する析出物(Sixty)を形
成することは周知である。
本発明の発明者らは、このよう(こして形成された析出
物(Sixty)とシリコン(Si)単結晶母体との界
面には析出(Sixty)中の格子欠陥にょる不対結合
(1)angl ing Bond )が存在し、コノ
不対結合に関与する不対電子がドナーとして動作し、動
作領域のキャリア濃度を変化させる原因となっているの
で、上記の不対結合に水素原子(H)等を反応させるこ
とにより、安定な共有結合を生成させて不対結合を消滅
させればよいとの着想を得て、上記の反応を水素(N2
)ガスと窒素(N2)ガス等の不活性ガスをもって稀釈
した雰囲気中における熱処理工程をもって実現すること
となして、上記の着想を具体化して本発明を完成した。
物(Sixty)とシリコン(Si)単結晶母体との界
面には析出(Sixty)中の格子欠陥にょる不対結合
(1)angl ing Bond )が存在し、コノ
不対結合に関与する不対電子がドナーとして動作し、動
作領域のキャリア濃度を変化させる原因となっているの
で、上記の不対結合に水素原子(H)等を反応させるこ
とにより、安定な共有結合を生成させて不対結合を消滅
させればよいとの着想を得て、上記の反応を水素(N2
)ガスと窒素(N2)ガス等の不活性ガスをもって稀釈
した雰囲気中における熱処理工程をもって実現すること
となして、上記の着想を具体化して本発明を完成した。
また、特に上記の不対結合を消滅させるために実行され
る熱処理工程の温度範囲は、200 (”C)〜900
[℃)とすると有効であることが、繰り返し実験を行
うことにより認められた。
る熱処理工程の温度範囲は、200 (”C)〜900
[℃)とすると有効であることが、繰り返し実験を行
うことにより認められた。
(6)発明の実施例
本発明の一実施例に係る半導体装置の製造方法について
説明し、本発明の構成と特有の効果とを明らかにする。
説明し、本発明の構成と特有の効果とを明らかにする。
Cl法により形成されたシリコン(Si)基板の動作領
域にデニューデッドゾーンを形成するために、半導体装
置素子形成工程において、上記の基板に対して2工程よ
りなる熱処理工程と、続いて、動作領域に発生したドナ
ーを消滅させるために1工程よりなる熱処理工程とを行
う。すなわち、第1工程として、窒X (N2)雰囲気
中において、700〔℃〕で24時間熱処理を行ったの
ち、第2工程として同じく室床(N2)雰囲気中におい
て、1,050[’C)で3時間熱処理を行い、次に第
3工程として、体積百分率で5 〔%〕の水素(N2)
ガスと95〔%〕の窒素(N2)ガスとを含む雰囲気中
において、400〔℃〕で10分間熱処理を行う。ここ
で、第1工程はシリコン(8i)基板に欠陥核を形成す
る為のもので、第2工程は基板表面の酸素をアウトディ
フュージョンしてデニューデッドゾーンを形成すると共
に欠陥核を成長させる為に行っている。
域にデニューデッドゾーンを形成するために、半導体装
置素子形成工程において、上記の基板に対して2工程よ
りなる熱処理工程と、続いて、動作領域に発生したドナ
ーを消滅させるために1工程よりなる熱処理工程とを行
う。すなわち、第1工程として、窒X (N2)雰囲気
中において、700〔℃〕で24時間熱処理を行ったの
ち、第2工程として同じく室床(N2)雰囲気中におい
て、1,050[’C)で3時間熱処理を行い、次に第
3工程として、体積百分率で5 〔%〕の水素(N2)
ガスと95〔%〕の窒素(N2)ガスとを含む雰囲気中
において、400〔℃〕で10分間熱処理を行う。ここ
で、第1工程はシリコン(8i)基板に欠陥核を形成す
る為のもので、第2工程は基板表面の酸素をアウトディ
フュージョンしてデニューデッドゾーンを形成すると共
に欠陥核を成長させる為に行っている。
上記の工程によれば、第2工程完了後に基板の動作領域
には、デニューデッドゾーンが形成され、その際付随的
に発生したドナーは、第3工程によって消滅し、動作領
域の比抵抗の変化が有効に防止される。
には、デニューデッドゾーンが形成され、その際付随的
に発生したドナーは、第3工程によって消滅し、動作領
域の比抵抗の変化が有効に防止される。
上記第1及び第2工程完了後に発生するドナー量と、上
記第1、第2及び第3工程完了後に発生するドナー量と
の比較を第1図に示す。図において、縦軸は、シリコン
(Si)基板の比抵抗の変化から換算された発生したド
ナー量(XIO” cm−3)であり、横軸は、シリコ
ン(Sl)基板に含有されていた酸素濃度(、ppln
atoln )である。また、破線は、上記第1及び
第2工程完了後に発生するドナー量を示し、実線は、上
記第1、第2及び第3工程完了後に発生するドナー量を
示す。
記第1、第2及び第3工程完了後に発生するドナー量と
の比較を第1図に示す。図において、縦軸は、シリコン
(Si)基板の比抵抗の変化から換算された発生したド
ナー量(XIO” cm−3)であり、横軸は、シリコ
ン(Sl)基板に含有されていた酸素濃度(、ppln
atoln )である。また、破線は、上記第1及び
第2工程完了後に発生するドナー量を示し、実線は、上
記第1、第2及び第3工程完了後に発生するドナー量を
示す。
この図からも明らかなとおり、基板に対して第3工程を
含む熱処理工程を行うと、発生するドナー量は非常にわ
ずかとなり、第3工程を含まない熱処理を行った場合に
比し、特に高い酸素濃度において極めて顕著なドナー消
滅効果、すなわち、ドナー発生防止効果のあることが確
認された。
含む熱処理工程を行うと、発生するドナー量は非常にわ
ずかとなり、第3工程を含まない熱処理を行った場合に
比し、特に高い酸素濃度において極めて顕著なドナー消
滅効果、すなわち、ドナー発生防止効果のあることが確
認された。
(7)発明の詳細
な説明せるとおり、本発明によれば、半導体基板の半導
体素子形成領域にデニューデッドゾーンを形成し、且つ
、内部に欠陥核を形成する目的をもってなす550[’
C)〜900[’C]における低温熱処理工程を含む半
導体装置の製造方法において、基板内部にキャリア濃度
の変化をもたらさない、すなわち、比抵抗の変化を防止
しつる半導体装置の製造方法を提供することができる。
体素子形成領域にデニューデッドゾーンを形成し、且つ
、内部に欠陥核を形成する目的をもってなす550[’
C)〜900[’C]における低温熱処理工程を含む半
導体装置の製造方法において、基板内部にキャリア濃度
の変化をもたらさない、すなわち、比抵抗の変化を防止
しつる半導体装置の製造方法を提供することができる。
第1図は、700〔℃〕をもってなす第1工程と、1、
050 [:’Clをもってなす第2工程と、400[
’C)をもってなす第3工程とよりなる、本発明の一実
施例に係る半導体装置の製造方法に付随して発生したド
ナー量(実線)と、700(”Clをもってなす第1工
程と、1.050 (’C)をもってなす第2工程とよ
りなる従来技術における半導体装置の製造方法に付随し
て発生したドナー量(破線)とを、シリコン(Si)単
結晶に含まれる酸素濃度を独立変数として比較したグラ
フである。 代理人弁理士松岡宏四部
050 [:’Clをもってなす第2工程と、400[
’C)をもってなす第3工程とよりなる、本発明の一実
施例に係る半導体装置の製造方法に付随して発生したド
ナー量(実線)と、700(”Clをもってなす第1工
程と、1.050 (’C)をもってなす第2工程とよ
りなる従来技術における半導体装置の製造方法に付随し
て発生したドナー量(破線)とを、シリコン(Si)単
結晶に含まれる酸素濃度を独立変数として比較したグラ
フである。 代理人弁理士松岡宏四部
Claims (1)
- 半導体基板に、欠陥核を形成せしめる低温熱処理を施し
た後、該半導体基板を、水素ガスもしくは水素ガスを含
む不活性ガス雰囲気中で熱処理を行う工程を有すること
を特徴とする、半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57113160A JPS594128A (ja) | 1982-06-30 | 1982-06-30 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57113160A JPS594128A (ja) | 1982-06-30 | 1982-06-30 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS594128A true JPS594128A (ja) | 1984-01-10 |
Family
ID=14605067
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57113160A Pending JPS594128A (ja) | 1982-06-30 | 1982-06-30 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS594128A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60247935A (ja) * | 1984-05-23 | 1985-12-07 | Toshiba Ceramics Co Ltd | 半導体ウエハの製造方法 |
| JPS61183916A (ja) * | 1985-02-08 | 1986-08-16 | Toshiba Corp | 半導体基板の製造方法 |
| JPH01202828A (ja) * | 1988-02-08 | 1989-08-15 | Toshiba Corp | 半導体装置の製造方法 |
-
1982
- 1982-06-30 JP JP57113160A patent/JPS594128A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60247935A (ja) * | 1984-05-23 | 1985-12-07 | Toshiba Ceramics Co Ltd | 半導体ウエハの製造方法 |
| JPS61183916A (ja) * | 1985-02-08 | 1986-08-16 | Toshiba Corp | 半導体基板の製造方法 |
| JPH01202828A (ja) * | 1988-02-08 | 1989-08-15 | Toshiba Corp | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4314595A (en) | Method of forming nondefective zone in silicon single crystal wafer by two stage-heat treatment | |
| JPS6255697B2 (ja) | ||
| US4401506A (en) | Process for producing semiconductor device | |
| JPS63227026A (ja) | シリコン結晶基板のゲツタリング方法 | |
| JPH05291097A (ja) | シリコン基板およびその製造方法 | |
| JPH0518254B2 (ja) | ||
| JP3080501B2 (ja) | シリコンウェーハの製造方法 | |
| JPS594128A (ja) | 半導体装置の製造方法 | |
| JP3022045B2 (ja) | シリコンウエハの製造方法及びシリコンウエハ | |
| JPS62123098A (ja) | シリコン単結晶の製造方法 | |
| JPH0514418B2 (ja) | ||
| JP2762183B2 (ja) | シリコン基板の製造方法 | |
| JPS63198334A (ja) | 半導体シリコンウエ−ハの製造方法 | |
| JP2000269221A (ja) | シリコン基板の熱処理方法および熱処理された基板、その基板を用いたエピタキシャルウェーハ | |
| JP2002208596A (ja) | シリコン単結晶ウエハ | |
| JPS6151930A (ja) | 半導体装置の製造方法 | |
| JPS639745B2 (ja) | ||
| JPS6326541B2 (ja) | ||
| JPS624327A (ja) | 半導体装置の製造方法 | |
| JP3238957B2 (ja) | シリコンウェーハ | |
| JP2002076005A (ja) | シリコン単結晶ウエハ | |
| JPS63164440A (ja) | 半導体装置の製造方法 | |
| JPS59119842A (ja) | 半導体装置の製造方法 | |
| JPS58204541A (ja) | 半導体装置の製造方法 | |
| JPS58170020A (ja) | 半導体装置の製造方法 |