JPS58204541A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS58204541A JPS58204541A JP57087497A JP8749782A JPS58204541A JP S58204541 A JPS58204541 A JP S58204541A JP 57087497 A JP57087497 A JP 57087497A JP 8749782 A JP8749782 A JP 8749782A JP S58204541 A JPS58204541 A JP S58204541A
- Authority
- JP
- Japan
- Prior art keywords
- oxygen content
- semiconductor
- specific resistance
- semiconductor device
- heat treatment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P36/00—Gettering within semiconductor bodies
- H10P36/03—Gettering within semiconductor bodies within silicon bodies
Landscapes
- Bipolar Transistors (AREA)
- Investigating Or Analyzing Materials By The Use Of Fluid Adsorption Or Reactions (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１）発明の技術分野
本発明は半導体素子の製造工程にある比抵抗変化全防止
する方法に関する。
する方法に関する。
（−）技術の背景
近年、半導体素子はより巣墳度の高いものが要求され、
それに伴い半導体基板はますます欠陥の少ない高品質の
ものが要求さｎてハる。しかし、シリコン基板等半導体
基板には半導体結晶成長工程において結晶子に誘起され
た欠陥と素子形成工程子Ｏ熱処理工程において栢晶内部
に含でれている酸素や炭素等の不純物が原因ζなって発
生する欠陥（所謂、微小欠陥や積層欠陥）等がある。こ
れら各種欠陥は半導体装置の特性に悪影響を及ぼし歩留
りを低下させる原因となる。
それに伴い半導体基板はますます欠陥の少ない高品質の
ものが要求さｎてハる。しかし、シリコン基板等半導体
基板には半導体結晶成長工程において結晶子に誘起され
た欠陥と素子形成工程子Ｏ熱処理工程において栢晶内部
に含でれている酸素や炭素等の不純物が原因ζなって発
生する欠陥（所謂、微小欠陥や積層欠陥）等がある。こ
れら各種欠陥は半導体装置の特性に悪影響を及ぼし歩留
りを低下させる原因となる。
（３）従来技術と問題点
これらの欠陥を防止する為に従来半導体素子形成工程前
に半導体基板裏面に傷を形成したり、或いはイオン注入
を行って欠陥の吸収源を形成しておくことにより、加熱
処理工程において発生する微小欠陥等を上記吸収源にゲ
ヅタさせる方法（Ｉｒｔｒｉｎｓｉｃ Ｇｅｔｔｅｒ
ｉｎｇ法）が行なわれて来た。−万、最近酸素不純物を
ある程度多く含んだ半導体基板を熱処理し、半導体基板
内の表面近傍にある余剰な酸素不純物を半導体基板外へ
拡散させ、半導体基板の内部のみに酸素析出物（ＳＩＸ
Ｏｙ）あるいはそれに起因する欠陥を作り、この欠陥に
素子形成工程中に発生する微小欠陥や積層欠陥の原因と
なる原子をゲッタさせ、半導体基板表面に無欠陥層（Ｄ
ｅｎｕｄｅｄ Ｚｏｎｅ ）を形成する所謂工Ｇ（Ｉ
ｎｔｒｉｎｓｉｃ Ｇｅｔｔｅｒｉｎｇ）法が盛んに
研究されている。
に半導体基板裏面に傷を形成したり、或いはイオン注入
を行って欠陥の吸収源を形成しておくことにより、加熱
処理工程において発生する微小欠陥等を上記吸収源にゲ
ヅタさせる方法（Ｉｒｔｒｉｎｓｉｃ Ｇｅｔｔｅｒ
ｉｎｇ法）が行なわれて来た。−万、最近酸素不純物を
ある程度多く含んだ半導体基板を熱処理し、半導体基板
内の表面近傍にある余剰な酸素不純物を半導体基板外へ
拡散させ、半導体基板の内部のみに酸素析出物（ＳＩＸ
Ｏｙ）あるいはそれに起因する欠陥を作り、この欠陥に
素子形成工程中に発生する微小欠陥や積層欠陥の原因と
なる原子をゲッタさせ、半導体基板表面に無欠陥層（Ｄ
ｅｎｕｄｅｄ Ｚｏｎｅ ）を形成する所謂工Ｇ（Ｉ
ｎｔｒｉｎｓｉｃ Ｇｅｔｔｅｒｉｎｇ）法が盛んに
研究されている。
上記工Ｇ法における熱処理温度９時間については様々な
組合せが報告されているが低温（６５０〜８００℃）に
おける数〜数十時間の熱処理工程は欠陥の核形成に有効
でありほとんどの工Ｇ法に含まれている。
組合せが報告されているが低温（６５０〜８００℃）に
おける数〜数十時間の熱処理工程は欠陥の核形成に有効
でありほとんどの工Ｇ法に含まれている。
ところが、上記低温（６５０〜８００℃ ）における熱
処理においてドナーが生じシリコン基板の比抵抗が著し
く変化するという報告が、Ａｋｉｈｉｒ。
処理においてドナーが生じシリコン基板の比抵抗が著し
く変化するという報告が、Ａｋｉｈｉｒ。
Ｋａｎａｍｏｒｉ ｅｔ ａｌ、、 Ｊ、 Ａｐｐ
ｌ、 Ｐｈｙ、、 ５０゜８０９５−＋３１０１．１９
ツ９やＶ、Ｃａｚｃａｒｒａ ｅｔａｌ、、 Ｊ、Ａｐ
ｐｌ、 ｆ’ｈｙ、 、 ５１．４２０６−４２１１゜
１９８０などに述べられている。しかし、上記ドナー（
Ｋａｎａｍｏｒｉらはこれを「Ｎｅｙ ＤｏｎｏｒＪ
と呼んでいる）の発生機種や原因についてはまだ明確
ではない。
ｌ、 Ｐｈｙ、、 ５０゜８０９５−＋３１０１．１９
ツ９やＶ、Ｃａｚｃａｒｒａ ｅｔａｌ、、 Ｊ、Ａｐ
ｐｌ、 ｆ’ｈｙ、 、 ５１．４２０６−４２１１゜
１９８０などに述べられている。しかし、上記ドナー（
Ｋａｎａｍｏｒｉらはこれを「Ｎｅｙ ＤｏｎｏｒＪ
と呼んでいる）の発生機種や原因についてはまだ明確
ではない。
（４）発明の目的
□
本発明の目的は、上記問題点を解決し、低温（６５０〜
８００℃）熱処理を有するＩＧ法において比抵抗変化を
防止し得る半導体素子の製造方法を提供しようとするも
のである。
８００℃）熱処理を有するＩＧ法において比抵抗変化を
防止し得る半導体素子の製造方法を提供しようとするも
のである。
酸素含有量がイントリンシックゲッタリング（工Ｇ）効
果を生ずるに十分で、かつ３５ｐｐｍａ（Ｌ６ＸＩＯ１
ａ原子／ ｃｍ” ）以下の半導体結晶基板を用い、６
５０〜ＳＯＯ℃の低温熱処理を有するイントリンシック
ゲッタリング（工Ｇ）工程を素子形成工程中に有するこ
とを特徴とする半導体素子の製造方法を提供するもので
ある。
果を生ずるに十分で、かつ３５ｐｐｍａ（Ｌ６ＸＩＯ１
ａ原子／ ｃｍ” ）以下の半導体結晶基板を用い、６
５０〜ＳＯＯ℃の低温熱処理を有するイントリンシック
ゲッタリング（工Ｇ）工程を素子形成工程中に有するこ
とを特徴とする半導体素子の製造方法を提供するもので
ある。
発明者らは前述の８５０〜８００℃の熱処理において生
じる比抵抗変化と酸素含有量に相関関係があり、酸素含
有量が３３ｐｐｍａ以下であれば比抵抗がほとんどない
ことを見い出したものである。
じる比抵抗変化と酸素含有量に相関関係があり、酸素含
有量が３３ｐｐｍａ以下であれば比抵抗がほとんどない
ことを見い出したものである。
（６）発明の実施例
以下に本発明による半導体素子の製造方法の一実施例に
ついて説明する。
ついて説明する。
用いた半導体基板はシリコンウェーハでいずれも市販さ
れている無転位の直径３インチのＣＺウェハーであり面
方位は（１，０，０）、ホウ素をドープした比抵抗７〜
２３Ω・国のものである。これら生ウェハー中の酸素含
有量はフーリエ変換型赤外分光器により測足し換算係数
は文献Ａ ８ Ｔ ＊１（Ｆ’１２１−７９）に従った
。鷹た比抵抗値は４点法により求め、熱処理は窒素雰囲
気中で行った。
れている無転位の直径３インチのＣＺウェハーであり面
方位は（１，０，０）、ホウ素をドープした比抵抗７〜
２３Ω・国のものである。これら生ウェハー中の酸素含
有量はフーリエ変換型赤外分光器により測足し換算係数
は文献Ａ ８ Ｔ ＊１（Ｆ’１２１−７９）に従った
。鷹た比抵抗値は４点法により求め、熱処理は窒素雰囲
気中で行った。
上記方法により求めた酸素含有量と比抵抗変化率の関係
を図に示す。図で縦軸は比抵抗変化率、横軸は酸素含有
量である。熱処理は′７００℃、２４時間のものである
。図より明らかなように、酸素含有量と比抵抗変化率に
は相関があり、酸素含有量が３３ｐｐｍａ以下であれば
比抵抗変化率は５優以内とほとんど変化しないことが分
かる。またＩＧ法における低温熱処理時間は多くの場合
２４時間以ドであるので実際の比抵抗変化率はより少な
く、酸素含有量３３ｐｐｍａ以下であれは該比抵抗変化
は問題にならない程度である。
を図に示す。図で縦軸は比抵抗変化率、横軸は酸素含有
量である。熱処理は′７００℃、２４時間のものである
。図より明らかなように、酸素含有量と比抵抗変化率に
は相関があり、酸素含有量が３３ｐｐｍａ以下であれば
比抵抗変化率は５優以内とほとんど変化しないことが分
かる。またＩＧ法における低温熱処理時間は多くの場合
２４時間以ドであるので実際の比抵抗変化率はより少な
く、酸素含有量３３ｐｐｍａ以下であれは該比抵抗変化
は問題にならない程度である。
工」効果を起こさせるのに必要な酸素含有量はその工程
における熱処理温度や時間やそれらの組合せによりかな
り異なるが少なくとも２５〜３゜ｐｐｍａ（Ｌ２ＸＬ５
ＸＩＯ”６１Ｍ’以上含む必要がある。
における熱処理温度や時間やそれらの組合せによりかな
り異なるが少なくとも２５〜３゜ｐｐｍａ（Ｌ２ＸＬ５
ＸＩＯ”６１Ｍ’以上含む必要がある。
半導体結晶の酸素含有量ｆ＜ 工Ｇ効果を生じるのに十
分であり、かつ３３ｐｐｍａ以下の範囲に制御すること
は可能であり半導体結晶の製造に問題はない。
分であり、かつ３３ｐｐｍａ以下の範囲に制御すること
は可能であり半導体結晶の製造に問題はない。
（〕）発明の詳細
な説明したごとく本発明を用いれば半導体素子の製造に
当り、比抵抗変化が生じることなく、従って半導体の特
性及び製造歩留が向上する。
当り、比抵抗変化が生じることなく、従って半導体の特
性及び製造歩留が向上する。
図は、本発明の半導体素子の製造方法の実施例による酸
素含有量に対する比抵抗変化率の変化を示す。 〔Ｓ
素含有量に対する比抵抗変化率の変化を示す。 〔Ｓ
Claims (1)
- 酸素含有量が２５ Ｄ ｐ ｍ ｑ〜３３っｐｍａの半
導体結晶よりなる半導体基板を用い、６５０〜ａＯＯ℃
の低温熱処理を有するイントリンシックゲソタリング工
程を素子形成工程中に含むこと’ｋＷ徴とする半導体装
置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57087497A JPS58204541A (ja) | 1982-05-24 | 1982-05-24 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57087497A JPS58204541A (ja) | 1982-05-24 | 1982-05-24 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58204541A true JPS58204541A (ja) | 1983-11-29 |
Family
ID=13916601
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57087497A Pending JPS58204541A (ja) | 1982-05-24 | 1982-05-24 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58204541A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4851358A (en) * | 1988-02-11 | 1989-07-25 | Dns Electronic Materials, Inc. | Semiconductor wafer fabrication with improved control of internal gettering sites using rapid thermal annealing |
| US4868133A (en) * | 1988-02-11 | 1989-09-19 | Dns Electronic Materials, Inc. | Semiconductor wafer fabrication with improved control of internal gettering sites using RTA |
| US4994399A (en) * | 1989-05-16 | 1991-02-19 | Fujitsu Limited | Method of gettering heavy-metal impurities from silicon substrates by laser-assisted intrinsic gettering |
-
1982
- 1982-05-24 JP JP57087497A patent/JPS58204541A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4851358A (en) * | 1988-02-11 | 1989-07-25 | Dns Electronic Materials, Inc. | Semiconductor wafer fabrication with improved control of internal gettering sites using rapid thermal annealing |
| US4868133A (en) * | 1988-02-11 | 1989-09-19 | Dns Electronic Materials, Inc. | Semiconductor wafer fabrication with improved control of internal gettering sites using RTA |
| US4994399A (en) * | 1989-05-16 | 1991-02-19 | Fujitsu Limited | Method of gettering heavy-metal impurities from silicon substrates by laser-assisted intrinsic gettering |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6124240A (ja) | 半導体基板 | |
| JP3080501B2 (ja) | シリコンウェーハの製造方法 | |
| JPS59202640A (ja) | 半導体ウエハの処理方法 | |
| JPS60247935A (ja) | 半導体ウエハの製造方法 | |
| JPH10144698A (ja) | シリコンウエーハ及びその製造方法 | |
| JP2725460B2 (ja) | エピタキシャルウェハーの製造方法 | |
| JP3022045B2 (ja) | シリコンウエハの製造方法及びシリコンウエハ | |
| JPS6326541B2 (ja) | ||
| JPS63198334A (ja) | 半導体シリコンウエ−ハの製造方法 | |
| JPH04330717A (ja) | 半導体膜の製造方法 | |
| JPS5818929A (ja) | 半導体装置の製造方法 | |
| JPS594128A (ja) | 半導体装置の製造方法 | |
| JP2588632B2 (ja) | シリコン単結晶の酸素析出方法 | |
| JPS624327A (ja) | 半導体装置の製造方法 | |
| JP2734034B2 (ja) | シリコン半導体基板の処理方法 | |
| JPS6012775B2 (ja) | 異質基板上への単結晶半導体層形成方法 | |
| JPH0294431A (ja) | エピタキシャル成長方法 | |
| JPH1167779A (ja) | 半導体基板及びその製造方法 | |
| JPS58170020A (ja) | 半導体装置の製造方法 | |
| JPH04175300A (ja) | シリコン単結晶の熱処理方法 | |
| JPS60176241A (ja) | 半導体基板の製造方法 | |
| JPH0319687B2 (ja) | ||
| JPS58138034A (ja) | 半導体装置の製造方法 | |
| JPH077768B2 (ja) | 半導体装置の製造方法 | |
| JP3220961B2 (ja) | エピタキシャル半導体ウエーハの製造方法 |