JPS594199A - 混成集積回路のシ−ルド方法 - Google Patents
混成集積回路のシ−ルド方法Info
- Publication number
- JPS594199A JPS594199A JP11319982A JP11319982A JPS594199A JP S594199 A JPS594199 A JP S594199A JP 11319982 A JP11319982 A JP 11319982A JP 11319982 A JP11319982 A JP 11319982A JP S594199 A JPS594199 A JP S594199A
- Authority
- JP
- Japan
- Prior art keywords
- hybrid integrated
- integrated circuit
- shielding
- circuit
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は混成集積回路のシールド方法に関する。
シールド（電磁遮蔽）は、回路内部からの訪導輻射の低
減及び外来誘導絣音の除去対策手段とし７て取られるも
のであり、近年の同期型デジタル機器の普及及び高速化
あるいは高信頼度化に伴いシールド対策は、その必要度
を増しているものである。混成集積回路においては、通
信機器への応用分野においてシールド対策が必要とされ
ているものであり、従来一般的シールド方法は、金属ケ
ースへの刺入であった。しかしながら前記シールド方法
によシ混成集積回路は、大型化、１謔化、高価格化を免
れ得在かったものである。
減及び外来誘導絣音の除去対策手段とし７て取られるも
のであり、近年の同期型デジタル機器の普及及び高速化
あるいは高信頼度化に伴いシールド対策は、その必要度
を増しているものである。混成集積回路においては、通
信機器への応用分野においてシールド対策が必要とされ
ているものであり、従来一般的シールド方法は、金属ケ
ースへの刺入であった。しかしながら前記シールド方法
によシ混成集積回路は、大型化、１謔化、高価格化を免
れ得在かったものである。
従って、本発明は金属ケースを導電性被咎に置換するこ
とにより同等シールド効果を有しもって小型化、軽量化
さらに低価格化を実現することを目的とするものである
。
とにより同等シールド効果を有しもって小型化、軽量化
さらに低価格化を実現することを目的とするものである
。
本発明の特徴は、混合集積回路において、回路パターン
面を絶縁ｖｉ覆を形成後畝被覆を覆い且つ回路外部接地
端子と電気的接合部を有するごとく導電性被覆が形成さ
れる多層構造を有する混成集積回路のシールド方法にあ
る。そして、更に混成集積回路基板裏面に於いて、回路
接地端子と電気的接合部を有するごとく導ｖＬ性被榎を
施こ丁が好ましい。
面を絶縁ｖｉ覆を形成後畝被覆を覆い且つ回路外部接地
端子と電気的接合部を有するごとく導電性被覆が形成さ
れる多層構造を有する混成集積回路のシールド方法にあ
る。そして、更に混成集積回路基板裏面に於いて、回路
接地端子と電気的接合部を有するごとく導ｖＬ性被榎を
施こ丁が好ましい。
次に本発明の実施例を図面を用いて説明する。
第１図、第２図及び第３図は、本発明を用いてシールド
された混成集積回路の外形図、断面図、及び裏面図を示
すものであυ、図に於いてセラミック基板１上の回路パ
ターン２を形成した後、外部接続端子５ａ及び５ｂを接
続する。次に、回路パターン２及び外部接続端子５−ｂ
のボンディング部分を覆うようにシリコン系絶縁樹脂で
被覆し、さらに外部接地端子５− ａと電気的接触部６
を形成し前記絶縁被覆全体を覆うよう導電性塗料４を塗
装もしくは印刷する。また基板裏面に於いても第３図に
示すごとく外部接地端子５− ａと電気的接触部を形成
されるように導電性塗料４が塗装もしくは印刷されるも
のであシ、この結果回路接地札１位を保持する導電性被
覆が回路を包むように形成され金属ケースと等価なシー
ルド効果を得たものである。
された混成集積回路の外形図、断面図、及び裏面図を示
すものであυ、図に於いてセラミック基板１上の回路パ
ターン２を形成した後、外部接続端子５ａ及び５ｂを接
続する。次に、回路パターン２及び外部接続端子５−ｂ
のボンディング部分を覆うようにシリコン系絶縁樹脂で
被覆し、さらに外部接地端子５− ａと電気的接触部６
を形成し前記絶縁被覆全体を覆うよう導電性塗料４を塗
装もしくは印刷する。また基板裏面に於いても第３図に
示すごとく外部接地端子５− ａと電気的接触部を形成
されるように導電性塗料４が塗装もしくは印刷されるも
のであシ、この結果回路接地札１位を保持する導電性被
覆が回路を包むように形成され金属ケースと等価なシー
ルド効果を得たものである。
以上の通υ、従来の金属ケースへの封入に比較して、小
型化及び軽量化されるものであり、さら３− に封入作業から塗装あるいけ印刷作業へと転換され作業
性の向上も期待されるものである。
型化及び軽量化されるものであり、さら３− に封入作業から塗装あるいけ印刷作業へと転換され作業
性の向上も期待されるものである。
本発明の実施例に於いて、導電性被膜として導電性塗料
を使用しているが、これは、金属箔、導電性樹脂等の導
電、性もしくは、電磁波吸収性があυ容易に被覆可能な
ものであれば代用可能であり、本実施例に限定されるも
のではない。また本実施例ニオける混成集積回路はＳＩ
Ｐ（８ｊｎｇｌｅ Ｉｎ Ｌｉ−ｎｅ Ｐａｃｋａｇｅ
）構造であるが、ＤＩＰ（Ｄｕａｌ ＩｎＬｉｎｅ Ｐ
ａｃｋａｇｅ）等にも容易に適用でき、これも本実施例
に限定されるべきものではない。
を使用しているが、これは、金属箔、導電性樹脂等の導
電、性もしくは、電磁波吸収性があυ容易に被覆可能な
ものであれば代用可能であり、本実施例に限定されるも
のではない。また本実施例ニオける混成集積回路はＳＩ
Ｐ（８ｊｎｇｌｅ Ｉｎ Ｌｉ−ｎｅ Ｐａｃｋａｇｅ
）構造であるが、ＤＩＰ（Ｄｕａｌ ＩｎＬｉｎｅ Ｐ
ａｃｋａｇｅ）等にも容易に適用でき、これも本実施例
に限定されるべきものではない。
第１図は本発明の実施例の外形図、第２図は同断面図、
第３図は同裏面図を示す。 なお図において、１・・・・・・セラミック基板、２・
・・・・・回路パターン、３・・・・・・絶縁樹脂、４
・・・・・・導電性塗料、５ａ・・・・・・外部接地端
子、５ｂ・・・・・・外部端子、６・・・・・・電気的
接合部、を示す。
第３図は同裏面図を示す。 なお図において、１・・・・・・セラミック基板、２・
・・・・・回路パターン、３・・・・・・絶縁樹脂、４
・・・・・・導電性塗料、５ａ・・・・・・外部接地端
子、５ｂ・・・・・・外部端子、６・・・・・・電気的
接合部、を示す。
Claims (2)
- （１）混成集積回路において、回路パターン面を絶縁被
稗を形成稜該被覆を覆い且つ回路夕１部接地端子と電気
的接合部を有するごとく導電性被覆が形成される多層構
造を特徴とした混成集積回路のシールド方法。 - （２）混成集積回路基板裏面に於いて、回路接地端子と
電気的接合部を有するごとく導電、性被覆を施こすこと
をｔ＋！ｆｇとする特許請求の範囲第（１）項記載の混
成集積回路のシールド方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11319982A JPS594199A (ja) | 1982-06-30 | 1982-06-30 | 混成集積回路のシ−ルド方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11319982A JPS594199A (ja) | 1982-06-30 | 1982-06-30 | 混成集積回路のシ−ルド方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS594199A true JPS594199A (ja) | 1984-01-10 |
Family
ID=14606059
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11319982A Pending JPS594199A (ja) | 1982-06-30 | 1982-06-30 | 混成集積回路のシ−ルド方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS594199A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6282795U (ja) * | 1985-11-12 | 1987-05-27 |
-
1982
- 1982-06-30 JP JP11319982A patent/JPS594199A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6282795U (ja) * | 1985-11-12 | 1987-05-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5586011A (en) | Side plated electromagnetic interference shield strip for a printed circuit board | |
| US5414220A (en) | Flexible wiring cable | |
| WO2005093833A1 (en) | Overmolded semiconductor package with an integrated emi and rfi shield | |
| WO2004017372A3 (en) | Method and apparatus for reducing electromagnetic emissions from electronic circuits | |
| US5236736A (en) | Method for manufacturing an electromagnetic wave shield printed wiring board | |
| EP0806835A3 (en) | Electronic component | |
| US4737597A (en) | Shield case | |
| JPS594199A (ja) | 混成集積回路のシ−ルド方法 | |
| US20220310317A1 (en) | Electronic component module | |
| JPH073195U (ja) | 混成集積回路部品の外装構造 | |
| KR100698570B1 (ko) | 전자파 간섭을 감소시키는 패키지 디바이스 | |
| JP2005079139A (ja) | 電子部品モジュール及びその製造方法 | |
| JPH04139783A (ja) | Ｉｃ搭載用可撓性回路基板及びその製造法 | |
| JPH06119821A (ja) | フレキシブル配線シート | |
| JPH0682890B2 (ja) | Ｅｍｉ対策用回路基板とその製造方法 | |
| JPH09246775A (ja) | シールドされた印刷配線基板及びその製造方法 | |
| JP2629893B2 (ja) | プリント配線板 | |
| JPH0231836Y2 (ja) | ||
| JPH03179796A (ja) | ハイブリッド集積回路 | |
| JPH021920Y2 (ja) | ||
| JPS6234479Y2 (ja) | ||
| JPH04294567A (ja) | 混成集積回路 | |
| JPH08316656A (ja) | 電子部品用パッケージ | |
| JPS604257A (ja) | 半導体装置 | |
| JPH06111634A (ja) | フレキシブル配線シート |