JPS6234479Y2 - - Google Patents
Info
- Publication number
- JPS6234479Y2 JPS6234479Y2 JP1981004026U JP402681U JPS6234479Y2 JP S6234479 Y2 JPS6234479 Y2 JP S6234479Y2 JP 1981004026 U JP1981004026 U JP 1981004026U JP 402681 U JP402681 U JP 402681U JP S6234479 Y2 JPS6234479 Y2 JP S6234479Y2
- Authority
- JP
- Japan
- Prior art keywords
- thick film
- conductor layer
- insulating substrate
- hybrid integrated
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Structure Of Printed Boards (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【考案の詳細な説明】
本考案はシールド効果を有し、かつ低コストの
厚膜混成集積回路に関するものである。
厚膜混成集積回路に関するものである。
一般に電気力線または磁力線の影響をある限ら
れた場所だけに制限する場合、またはある限られ
た場所を外部からの電磁妨害の影響を妨ぐ必要が
生じる場合、銅あるいはアルミニウムのような電
気抵抗の低い材料で作つた容器で目的とする空間
を完全に包むかあるいは鉄のような磁性材料で包
み、静電的または電磁的な相互誘導作用を防止す
るいわゆるシールドが行なわれている。
れた場所だけに制限する場合、またはある限られ
た場所を外部からの電磁妨害の影響を妨ぐ必要が
生じる場合、銅あるいはアルミニウムのような電
気抵抗の低い材料で作つた容器で目的とする空間
を完全に包むかあるいは鉄のような磁性材料で包
み、静電的または電磁的な相互誘導作用を防止す
るいわゆるシールドが行なわれている。
従来、混成集積回路においては上述のようなシ
ールドを行なうために外装容器を銅、アルミニウ
ムなどの金属製にして、該容器にアース端子を設
けたり、第１図および第２図に示すようにアルミ
ナなどよりなる絶縁基板１の裏面に銀、パラジウ
ム銀などのシールド用導体層２をスクリーン印刷
法によつて全面に印刷、焼成して形成し、該絶縁
基板１の表面に同様にして銀、パラジウム−銀な
どの配線用導体層３および抵抗体層４を順次印
刷、焼成して形成し、さらにコンデンサ５、半導
体６、引出リード端子７ａ，７ｂ，７ｃ……など
を装着してそれぞれはんだで接続した後、樹脂８
で外装して構成されていた。しかしシールド用導
体層は銀などの高価な貴金属を用い絶縁基板１の
裏面のほとんど全面に印刷されているので、コス
ト高の要因となつていた。
ールドを行なうために外装容器を銅、アルミニウ
ムなどの金属製にして、該容器にアース端子を設
けたり、第１図および第２図に示すようにアルミ
ナなどよりなる絶縁基板１の裏面に銀、パラジウ
ム銀などのシールド用導体層２をスクリーン印刷
法によつて全面に印刷、焼成して形成し、該絶縁
基板１の表面に同様にして銀、パラジウム−銀な
どの配線用導体層３および抵抗体層４を順次印
刷、焼成して形成し、さらにコンデンサ５、半導
体６、引出リード端子７ａ，７ｂ，７ｃ……など
を装着してそれぞれはんだで接続した後、樹脂８
で外装して構成されていた。しかしシールド用導
体層は銀などの高価な貴金属を用い絶縁基板１の
裏面のほとんど全面に印刷されているので、コス
ト高の要因となつていた。
本考案は上述の欠点を除去するために上述の貴
金属の導体層２の使用量をシールド効果を有する
程度まで削減したものである。
金属の導体層２の使用量をシールド効果を有する
程度まで削減したものである。
すなわち、絶縁基板上に厚膜回路を構成した厚
膜混成集積回路において、上記絶縁基板の裏面に
メツシユ状もしくはくし状の導体層を形成し、該
導体層とアース端子とを接続したことを特徴とす
る厚膜混成集積回路である。
膜混成集積回路において、上記絶縁基板の裏面に
メツシユ状もしくはくし状の導体層を形成し、該
導体層とアース端子とを接続したことを特徴とす
る厚膜混成集積回路である。
以下、本考案を第３図および第４図に示す実施
例についてて説明する。
例についてて説明する。
第３図は厚膜混成集積回路の裏面要部を示し、
アルミナなどよりなる絶縁基板１の裏面に銀、パ
ラジウム−銀などよりなるメツシユ状のシールド
用導体層９をスクリーン印刷法によつて印刷、焼
成して形成し、該絶縁基板１の表面には第１図に
示すように銀、パラジウム−銀などの配線用導体
層３および抵抗体層４などの順次印刷、焼成して
形成し、コンデンサ５、半導体６、引出リード端
子７ａ，７ｂ，７ｃ……などを装着し、それぞれ
はんだで接続され厚膜回路が構成される。この時
メツシユ状のシールド用導体層９は配線用導体層
３のアース側とともにアース端子７ｂにはんだ１
０によつて接続される。その後樹脂デイツプ、流
動浸漬などにより樹脂８を外装し完成される。
アルミナなどよりなる絶縁基板１の裏面に銀、パ
ラジウム−銀などよりなるメツシユ状のシールド
用導体層９をスクリーン印刷法によつて印刷、焼
成して形成し、該絶縁基板１の表面には第１図に
示すように銀、パラジウム−銀などの配線用導体
層３および抵抗体層４などの順次印刷、焼成して
形成し、コンデンサ５、半導体６、引出リード端
子７ａ，７ｂ，７ｃ……などを装着し、それぞれ
はんだで接続され厚膜回路が構成される。この時
メツシユ状のシールド用導体層９は配線用導体層
３のアース側とともにアース端子７ｂにはんだ１
０によつて接続される。その後樹脂デイツプ、流
動浸漬などにより樹脂８を外装し完成される。
本考案の厚膜混成集積回路は以上のようにして
構成されたものである。
構成されたものである。
したがつて絶縁基板１の表面に厚膜回路が形成
され、その裏面に形成されたメツシユ状の厚膜か
らなる導体層９によつてシールド効果を維持し、
銀などの導体層９を構成する材料の使用量が約２
分の１に削減する。全面にはんだ浸漬などして用
いるので半田付着量を少なくして電気抵抗を低減
し、かつ導体層間におけるアルミナなどの絶縁基
板１の地肌は焼結体であるので、表面に微細な凹
凸を有しこれに第４図のように直接外装樹脂８が
付着するため外装樹脂８と絶縁基板１とは接触面
積が増大して強固に接着するなどの効果が生ず
る。
され、その裏面に形成されたメツシユ状の厚膜か
らなる導体層９によつてシールド効果を維持し、
銀などの導体層９を構成する材料の使用量が約２
分の１に削減する。全面にはんだ浸漬などして用
いるので半田付着量を少なくして電気抵抗を低減
し、かつ導体層間におけるアルミナなどの絶縁基
板１の地肌は焼結体であるので、表面に微細な凹
凸を有しこれに第４図のように直接外装樹脂８が
付着するため外装樹脂８と絶縁基板１とは接触面
積が増大して強固に接着するなどの効果が生ず
る。
なお、上述の実施例では絶縁基板１の裏面に形
成したシールド用導体層９がメツシユ状のものに
ついて述べたが、導体層９を形成する縦方向、横
方向のいずれか一方のみで形成され、それぞれ電
気的に接続されたくし状のものについても同様な
効果を有し、また全面に形成しない空間部の形状
も正方形、長方形に限らず適宜選択できるもので
ある。また２枚の絶縁基板を用いて上述の導体層
９が互いに外側になるよう平行に配置するなどシ
ールド効果をより高めることもできる。
成したシールド用導体層９がメツシユ状のものに
ついて述べたが、導体層９を形成する縦方向、横
方向のいずれか一方のみで形成され、それぞれ電
気的に接続されたくし状のものについても同様な
効果を有し、また全面に形成しない空間部の形状
も正方形、長方形に限らず適宜選択できるもので
ある。また２枚の絶縁基板を用いて上述の導体層
９が互いに外側になるよう平行に配置するなどシ
ールド効果をより高めることもできる。
叙上のように本考案の混成集積回路は安価で、
品質面においても極めて有利となり、工業的なら
びに実用的価値の大なるものである。
品質面においても極めて有利となり、工業的なら
びに実用的価値の大なるものである。
第１図は厚膜混成集積回路の外装樹脂を一部切
除した要部正面図、第２図は従来の厚膜混成集積
回路の外装樹脂を一部切除した要部背面図、第３
図は本考案の厚膜混成集積回路の一実施例の外装
樹脂を一部切除した要部背面図、第４図は同第３
図の厚膜混成集積回路のＡ−A′で切断せる側断
面図である。 １：絶縁基板、３，９：導体層、７ｂ：アース
端子。
除した要部正面図、第２図は従来の厚膜混成集積
回路の外装樹脂を一部切除した要部背面図、第３
図は本考案の厚膜混成集積回路の一実施例の外装
樹脂を一部切除した要部背面図、第４図は同第３
図の厚膜混成集積回路のＡ−A′で切断せる側断
面図である。 １：絶縁基板、３，９：導体層、７ｂ：アース
端子。
Claims (1)
- 絶縁基板上に厚膜回路を構成した厚膜混成集積
回路において、上記絶縁基板の裏面にメツシユ状
もしくはくし状の導体層を形成し、該導体層とア
ース端子とをはんだで接続するとともに該導体層
全面にはんだを付着させ、上記導体層間における
絶縁基板の他肌に直接外装樹脂を付着したことを
特徴とする厚膜混成集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1981004026U JPS6234479Y2 (ja) | 1981-01-14 | 1981-01-14 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1981004026U JPS6234479Y2 (ja) | 1981-01-14 | 1981-01-14 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57117696U JPS57117696U (ja) | 1982-07-21 |
| JPS6234479Y2 true JPS6234479Y2 (ja) | 1987-09-02 |
Family
ID=29802465
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1981004026U Expired JPS6234479Y2 (ja) | 1981-01-14 | 1981-01-14 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6234479Y2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5696605B2 (ja) * | 2011-07-01 | 2015-04-08 | 東京エレクトロン株式会社 | 基板処理装置のデータ取得方法及び基板処理装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS49113162A (ja) * | 1973-03-06 | 1974-10-29 | ||
| JPS5529274U (ja) * | 1978-08-17 | 1980-02-26 |
-
1981
- 1981-01-14 JP JP1981004026U patent/JPS6234479Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57117696U (ja) | 1982-07-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6234479Y2 (ja) | ||
| US3324362A (en) | Electrical components formed by thin metallic form on solid substrates | |
| JPH0554245B2 (ja) | ||
| US3679943A (en) | Capacitor assembly having electrode and dielectric layers overlapped for sealing | |
| JPH0231836Y2 (ja) | ||
| JPH03252193A (ja) | 配線基板 | |
| JPS6025875Y2 (ja) | インダクタンス回路部品 | |
| JPH0312446B2 (ja) | ||
| JPH021914Y2 (ja) | ||
| JP2607591Y2 (ja) | 積層電子部品 | |
| JPS58100482A (ja) | 積層コンデンサを内蔵する混成集積回路用基板 | |
| JPS5915064Y2 (ja) | 貫通形コンデンサ | |
| JPS5810366Y2 (ja) | 混成集積回路装置 | |
| GB991649A (en) | Electrical circuit elements | |
| JPS5944031U (ja) | 積層コンデンサネツトワ−ク | |
| US3231960A (en) | Process for making electrical components and components made thereby | |
| JPH06283885A (ja) | 回路基板及びその処理方法 | |
| JPS6017902Y2 (ja) | 固体電解コンデンサ | |
| JPS6242539Y2 (ja) | ||
| JPH0522371B2 (ja) | ||
| JPH0147889B2 (ja) | ||
| JPH0134340Y2 (ja) | ||
| JPH0229712Y2 (ja) | ||
| JPH0245699U (ja) | ||
| JPS598372Y2 (ja) | プリント配線板 |