JPS594224A - 不要信号除去方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、本来の信号よりは、パルス幅の狭い本来信号
ではない不要な信号を除去する方法に関するものである
。　　　゛ ディジタル回路においては、本来信号ではない信号、例
えば他の回路系から入り込んでくるノイズ、あるいはス
イッチの接点から発生するチャタリングなどのノイズは
、ディジタル回路において誤動作を招く原因になってい
る。

従来、スイッチの接点に発生するチャタリングは第１図
のａあるいはｂのような回路構成により除去していた。

第１図ａはゲート６よりなるＲ−Ｓフリップフロップを
用いたものであるが、この場合はスイッチ１を含む回路
構成でなければ実現できず、スイッチ部のみにしか使用
できない回路である。第１図すの場合は７のコンデンサ
により、信号の高周波成分を減衰させる事でチャタリン
グをｉ成域させている。また従来、信号線上においても
第１図すのコンデンサ７を加え、不要な高周波成分を低
減させている。しかしいずれもあるパルス幅Ｔを設定し
、Ｔ以下のパルス幅のパルスを除去するというような、
正確な制御はできない。なお第１図ａ、ｂにおいて、１
はスイッチ、２は接地端、３は電源端子、４は負荷抵抗
、６は出力端子である。

本発明はディジタル回路の信号において、あるパルス幅
Ｔより狭い不要な高周波パルスを正確に除去する事を目
的とし、なおかつそのパルス幅Ｔを容易に変化させ得る
不要信号除去方法を提供するものである。

第２図に本発明を実現するだめの具体的な回路構成図を
示す。第２図において１１は入力端子、１２はＤタイプ
のフリップフロップであり、記号りは入力信号端子、記
号Ｑは出力信号端子、ＣＫはクロック入力端子である。

１３は出力端子、１４は計数回路であり、記号ＣＡは計
数値が設定値に達した場合にパルス信号を出力する端子
であり、記号ＣＬは計数回路１４の計数値をクリアする
入力端子であり、記号ＧＫはクロック入力端子である０
１６は排他的ＯＲゲート、１６はクロック入力端子であ
る。第３図に第２図で示した回路構成ｆ１での入力信号
と出力信号を示す。計数回路１４に入力されるクロック
周波数はｆ。、周期はＴｏ（−１／ｆｏ）とし、設定す
る計数値はＮ。とする。

上記構成において、入力信号はＤタイプ・フリップフロ
ップ１２０入力端子りと同時に排他的ＯＲゲート１５の
一方の入力端子に入る。排他的ＯＲゲート１６の他方の
入力端子にはＤタイプ・フリップフロップ１２の出力が
加わる。したがって前記時点で入力信号とＤタイプやフ
リップフロップ１２の出力Ｑの信号との極性が逆であれ
ば、排他的ＯＲゲート１６の出力は″Ｈｎ出力となると
同時に計数回路１４ではクロック入力ＣＫ（クロック周
波数ｆ。）に同期して計数値がアップされる。そして、
入力信号の極性が変化すると排他的ＯＲゲート１６の出
力はＬ”出力となり、計数、回路１４の計数値はクリア
される。人力信号と出力信号との極性が異なる状態にお
いて、計数値が計数回路１４の設定値に達すると計数回
路１４のＯＡ端子よりキャリー信号が出力され、Ｄタイ
プクリップフロップ１２のクロック入力端子ＣＫに入力
され、それと同時にＤタイプ・フリップフロップ１２の
出力信号端子ＱＫ入入信信号端子と同様の極性の信号が
出力される。入力信号と出力信号の極性が同じになると
排他的ＯＲゲート１５の出力は”Ｌ”となり、計数回路
１４の計数値はクリアされ、再び入力信号の極性が変わ
るまで泪数値はアップしない。計数回路１４に入力する
クロックの周波数をｆ。（Ｈｚ　）とし、設定する計数
値をＮ。とすると、計数回路１４がキャリー信号を出力
するまでの時間〔Ｎｏ×１／ｆｏ〕（ＩＩｅｃ）以上の
パルス幅を有する信号のみ、信号として出力される事に
なる。第３図はＮ。−６の場合を示す。

また、パルス幅の制限は計数回路１４の計数値Ｎ０、あ
るいは計数回路１４に入力するクロック周波数ｆ。を変
える事により容易に変更する事ができる。このように本
構成によれば、極めて正確に制限するパルス幅を設定で
き、かつ容易にその設定値を変えられるという効果があ
る。

まだ、信号レベルの認識機能を有し、データの入出力が
可能でそのシーケンスをプログラム可能な素子、例えば
マイクロコンピュータ−での本発明の実施は容易である
。入力信号を信号レベル認識機能を有する端子に接続し
、そのデータを取り込み、第４図に示すフローに沿って
プログラムする事により本発明は実施できる。第４図に
示すフローでは、現時点の入力信号と直前に入力信号と
判定された信号との極性が同じであれば、計数値はクリ
アされ、再び入力信号のデータを取り込み、それをくり
返す。もし入力信号が直前に入力信号と、判定された信
号と極性が異なれは、計数値はアップされる。以上の事
がくり返され、計数値が設定値に達すれば、入力信号は
、本来の信号と判定される。すなわち前記計数回路のク
ロック周波数ｆ。の周期Ｔ。に対応するのが第４図中の
Ｔａで示されるフローに要する時間であり、前記計数回
路の設定値Ｎ０に対応するのが計数設定値Ｎａである。

以上説明したように本発明によれば、極めて正確に制限
するパルス幅を設定することができ、またその設定値を
容易に変えることもできるものである。また、本発明は
マイクロコンピー−一夕などへの応用が容易であるとい
う効果も有する。

【図面の簡単な説明】

第１図ａ、ｂはおのおの従来の不要信号除去回路の回路
図、第２図は本発明による不要信号除去方法を実現する
回路のブロック図、第３図は第２図の動作説明のだめの
入力信号、出力信号の波形図、第４図は本発明をマイク
ロコンビーータなどへ応用した場合のフローチャートを
示すものである。 １１・・・・・・入力端子、１２・・・・・・Ｄタイプ
−フリップフロップ、１３・・・・・・出力端子、１４
・・・・・・計数回路、１５・・・・・・排他的ＯＲゲ
ート、１６・・・・・・クロック入力端子。

Claims (2)

【特許請求の範囲】
1. （１）ディジタル回路の信号線上において、パルス幅Ｔ
   以下のパルスを不要信号として除去する際、周期Ｔ。に
   より計数する計数手段を設け、設定計数値Ｎ。と前記周
   期Ｔ０により、前記パルス幅Ｔを Ｔ＝ＴｏＸＮ。 とし、計数値Ｎが Ｎ＜Ｎ。 である場合、不要な信号として除去する事を特徴、　　
   とした不要信号除去方法。
2. （２）計数回路の設定計数値Ｎ。を可変にする事により
   前記パルス幅Ｔを可変する事を特徴とする特許請求の範
   囲第１項記載の不要信号除去方法。