JPS5943018B2 - モデムのタイミングクロックパルスの作成装置 - Google Patents
モデムのタイミングクロックパルスの作成装置Info
- Publication number
- JPS5943018B2 JPS5943018B2 JP53083394A JP8339478A JPS5943018B2 JP S5943018 B2 JPS5943018 B2 JP S5943018B2 JP 53083394 A JP53083394 A JP 53083394A JP 8339478 A JP8339478 A JP 8339478A JP S5943018 B2 JPS5943018 B2 JP S5943018B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- circuit
- counter
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000010355 oscillation Effects 0.000 claims description 9
- 230000005540 biological transmission Effects 0.000 description 5
- KIWSYRHAAPLJFJ-DNZSEPECSA-N n-[(e,2z)-4-ethyl-2-hydroxyimino-5-nitrohex-3-enyl]pyridine-3-carboxamide Chemical compound [O-][N+](=O)C(C)C(/CC)=C/C(=N/O)/CNC(=O)C1=CC=CN=C1 KIWSYRHAAPLJFJ-DNZSEPECSA-N 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 239000013078 crystal Substances 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【発明の詳細な説明】
本発明は、公衆電話回線等の伝送媒体を介してデータ伝
送する際に、伝送するデータを変調あるいは復調する変
復調器（以下モデムという）、特に低速モデムのタイミ
ングクロックパルス作成装置に関するものである。
送する際に、伝送するデータを変調あるいは復調する変
復調器（以下モデムという）、特に低速モデムのタイミ
ングクロックパルス作成装置に関するものである。
従来、例えば送信および受信可能なファクシミリ装置等
を使用し、公衆電話回線等の伝送媒体を介してデータ伝
送をする場合、送信する際に使用する変調用タイミング
クロックパルスを作成する装置と、受信する際に使用す
る復調用タイミングクロックパルスを作成する装置は各
々別々に設けられている。
を使用し、公衆電話回線等の伝送媒体を介してデータ伝
送をする場合、送信する際に使用する変調用タイミング
クロックパルスを作成する装置と、受信する際に使用す
る復調用タイミングクロックパルスを作成する装置は各
々別々に設けられている。
また、高速モデムで使用されているＰＬＬ（Ｐｈａｓｅ
−ＬｏｃｋｅｄＬｏｏｐ）によるタイミングクロックパ
ルス作成装置を、低速モデムにおいても利用したものが
多いが、回路構成が複雑になるという欠点が有している
。本発明は、上記の点に鑑みてなされたもので、１つの
タイミングクロックパルス作成装置で変調および復調用
タイミングクロックパルスを作成することができ、しか
も簡単な回路構成のモデムのタイミングクロックパルス
作成装置を提供するものである。
−ＬｏｃｋｅｄＬｏｏｐ）によるタイミングクロックパ
ルス作成装置を、低速モデムにおいても利用したものが
多いが、回路構成が複雑になるという欠点が有している
。本発明は、上記の点に鑑みてなされたもので、１つの
タイミングクロックパルス作成装置で変調および復調用
タイミングクロックパルスを作成することができ、しか
も簡単な回路構成のモデムのタイミングクロックパルス
作成装置を提供するものである。
以下、本発明の一実施例を図面にもとづいて説明する。
第１図は、ファクシミリ受信装置における本発明の一実
施例のブロック図であり、第２図は第１図における信号
波形図である。送信側から伝送媒体を介して伝送されて
きた信号口は、入力端子１を介して微分回路２に入力さ
れる。また、該微分回路２には、水晶発振回路等の発振
回路３から、信号口に対して十分に高い周波数でかつ高
安定のクロック信号イが入力されている。ところで、こ
の信号口のパルス幅は第２図口に示したように１ビット
当りの長さが、クロック信号イの「３３３３」個分に相
当するようになつている。微分回路２は、発振回路３か
らのクロック信号イが入力されると、信号口の立上りお
よび立下り時点に同期した信号ハを出力する。なお、該
微分回路３からの出力信号ハは、発振回路３から出力さ
れるクロツク信号イの１クロツク分であり、否定論理和
回路（以下ＮＯＲという）４の一方の入力端子に入力さ
れる。該ＮＯＲ４の他の入力端子には、後述するカウン
タ５から出力されるキヤリ一信号二が入力されていて、
ＮＯＲ４の出力はカウンタ５のロード端子に入力される
。カウンタ５のクロツク端子には、前記発振回路３から
のクロツク信号イが入力されている。また、データ端子
には図示しないスイツチ群等によつて予め定められたプ
リセツトデータが、制御回路７を介して入力されている
。該制御回路７には、前記微分回路２の出力信号ハが入
力されており、該信号ハが入力された場合には、信号ハ
の入力期間のみカウンタ５へ出力するデータの値を変化
させる。カウンタ５は、ロード端子に信号が入力された
ときそのデータ端子に、制御回路７からのデータを入力
するとともに、クロツク端子に入力されているクロツク
信号イを計数し始める。該計数値が、データ端子にセツ
トされたデータの値になるとキヤリ一信号二を出力する
。該キヤリ一信号二は、ＮＯＲ４の一方の入力端子に入
力されるとともに、出力端子６を介して出力されたモデ
ムのタィミングクロツクパルスとして使用される。ここ
で、発振回路３のクロツク信号イの周波数を１ＭＨｚと
し、３００Ｈｚのタイミングクロツクパルスを出力端子
６に得たい場合について説明する。
施例のブロック図であり、第２図は第１図における信号
波形図である。送信側から伝送媒体を介して伝送されて
きた信号口は、入力端子１を介して微分回路２に入力さ
れる。また、該微分回路２には、水晶発振回路等の発振
回路３から、信号口に対して十分に高い周波数でかつ高
安定のクロック信号イが入力されている。ところで、こ
の信号口のパルス幅は第２図口に示したように１ビット
当りの長さが、クロック信号イの「３３３３」個分に相
当するようになつている。微分回路２は、発振回路３か
らのクロック信号イが入力されると、信号口の立上りお
よび立下り時点に同期した信号ハを出力する。なお、該
微分回路３からの出力信号ハは、発振回路３から出力さ
れるクロツク信号イの１クロツク分であり、否定論理和
回路（以下ＮＯＲという）４の一方の入力端子に入力さ
れる。該ＮＯＲ４の他の入力端子には、後述するカウン
タ５から出力されるキヤリ一信号二が入力されていて、
ＮＯＲ４の出力はカウンタ５のロード端子に入力される
。カウンタ５のクロツク端子には、前記発振回路３から
のクロツク信号イが入力されている。また、データ端子
には図示しないスイツチ群等によつて予め定められたプ
リセツトデータが、制御回路７を介して入力されている
。該制御回路７には、前記微分回路２の出力信号ハが入
力されており、該信号ハが入力された場合には、信号ハ
の入力期間のみカウンタ５へ出力するデータの値を変化
させる。カウンタ５は、ロード端子に信号が入力された
ときそのデータ端子に、制御回路７からのデータを入力
するとともに、クロツク端子に入力されているクロツク
信号イを計数し始める。該計数値が、データ端子にセツ
トされたデータの値になるとキヤリ一信号二を出力する
。該キヤリ一信号二は、ＮＯＲ４の一方の入力端子に入
力されるとともに、出力端子６を介して出力されたモデ
ムのタィミングクロツクパルスとして使用される。ここ
で、発振回路３のクロツク信号イの周波数を１ＭＨｚと
し、３００Ｈｚのタイミングクロツクパルスを出力端子
６に得たい場合について説明する。
上記の仮定を満足する為には、まず受信状態においては
、微分回路２の出力信号ハがない場合（信号口が「０］
もしくは「１］の連続している場合）には、カウンタ５
のデータ端子のデータの値を「３３３３］にする。この
データの値は、ブリセツトされたデータの値である。ま
た信号口が「０］から「１」あるいは［ｌ］から「０］
に変化した場合には、制御回路７は微分回路２の出力信
号ハにより、カウンタ５に出力されるデータの値を「１
６６６］にする。すなわち、制御回路７は、微分回路２
からの出力信号ハが入力するとその出力を「１６６６］
にし、それ以外の時には「３３３３］をカウンタ５に出
力する。したがつて、出力端子６から出力されるキヤリ
一信号二（タイミングクロツクパルス）の周波数は３０
０．０３Ｈｚになり、その誤差は０．０１０ｔ）である
。
、微分回路２の出力信号ハがない場合（信号口が「０］
もしくは「１］の連続している場合）には、カウンタ５
のデータ端子のデータの値を「３３３３］にする。この
データの値は、ブリセツトされたデータの値である。ま
た信号口が「０］から「１」あるいは［ｌ］から「０］
に変化した場合には、制御回路７は微分回路２の出力信
号ハにより、カウンタ５に出力されるデータの値を「１
６６６］にする。すなわち、制御回路７は、微分回路２
からの出力信号ハが入力するとその出力を「１６６６］
にし、それ以外の時には「３３３３］をカウンタ５に出
力する。したがつて、出力端子６から出力されるキヤリ
一信号二（タイミングクロツクパルス）の周波数は３０
０．０３Ｈｚになり、その誤差は０．０１０ｔ）である
。
このようにして得られたキヤリ一信号二は入力信号口の
１ビツトの幅（本実施例の場合には、クロツク信号イの
［３３３３］個分）のほぼ中心付近でサンプリングする
ように制御されている。第２図のキヤリ一信号二におい
て、斜線の入つた信号は、カウンタ５のデータ端子に「
３３３３］がセツトされたときに出力されるキヤリ一信
号二である。また、それ以外の信号は、制御回路７が微
分回路２の出力信号ハによつて制御され、カウンタ５の
データ端子に１６６６がセツトされたときに出力される
キヤリ一信号二である。つぎに送信状態においては、入
力端子１から信号口が入力されないため、制御回路７は
プリセツトデータの値を変えず、カウンタ５のデータ端
子には常にブリセツトデータの値「３３３３］がセツト
されている。
１ビツトの幅（本実施例の場合には、クロツク信号イの
［３３３３］個分）のほぼ中心付近でサンプリングする
ように制御されている。第２図のキヤリ一信号二におい
て、斜線の入つた信号は、カウンタ５のデータ端子に「
３３３３］がセツトされたときに出力されるキヤリ一信
号二である。また、それ以外の信号は、制御回路７が微
分回路２の出力信号ハによつて制御され、カウンタ５の
データ端子に１６６６がセツトされたときに出力される
キヤリ一信号二である。つぎに送信状態においては、入
力端子１から信号口が入力されないため、制御回路７は
プリセツトデータの値を変えず、カウンタ５のデータ端
子には常にブリセツトデータの値「３３３３］がセツト
されている。
カウンタ５は、発振回路３からのクロツク信号イを計数
し、計数値が［３３３３］になるとキヤリ一信号二を出
力する。該キヤリ一信号二は、ＮＯＲ４の一方の入力端
子に入力されるとともに、出力端子６から出力される。
ＮＯＲ４は、キヤリ一信号二が入力されるとカウンタ５
のロード端子に信号を出力し、該カウンタ５は、ロード
端子に信号が入力されると再びクロツク信号を計数し始
め、その計数値が［３３３３］になるとキヤリ一信号二
を出力する。以上の動作を繰り返すことにより第２図二
に示した信号と同じタィミングクロツクパルスを作成す
ることができる。以上述べたように本発明によれば、１
つのタィミングクロツクパルス作成装置で変調および復
調用のタィミングクロツクパルスを作成することができ
、しかもその回路構成もＰＩ２Ｌ等に比べると著しく簡
単なものにすることができる。また、本発明により作成
されたタィミングクロツクパルスは、伝送されてきた単
位信号（例えば画信号の１ビツトパルス）の中央で立上
るようになつているので、伝送媒体による位相ジツタ等
のノイズによる悪影響を受けにくくなる。
し、計数値が［３３３３］になるとキヤリ一信号二を出
力する。該キヤリ一信号二は、ＮＯＲ４の一方の入力端
子に入力されるとともに、出力端子６から出力される。
ＮＯＲ４は、キヤリ一信号二が入力されるとカウンタ５
のロード端子に信号を出力し、該カウンタ５は、ロード
端子に信号が入力されると再びクロツク信号を計数し始
め、その計数値が［３３３３］になるとキヤリ一信号二
を出力する。以上の動作を繰り返すことにより第２図二
に示した信号と同じタィミングクロツクパルスを作成す
ることができる。以上述べたように本発明によれば、１
つのタィミングクロツクパルス作成装置で変調および復
調用のタィミングクロツクパルスを作成することができ
、しかもその回路構成もＰＩ２Ｌ等に比べると著しく簡
単なものにすることができる。また、本発明により作成
されたタィミングクロツクパルスは、伝送されてきた単
位信号（例えば画信号の１ビツトパルス）の中央で立上
るようになつているので、伝送媒体による位相ジツタ等
のノイズによる悪影響を受けにくくなる。
第１図は本発明のタイミングクロツクパルス作成装置の
一実施例のプロツク図、第２図は第１図における信号波
形図である。 １・・・・・・入力端子、２・・・・・・微分回路、３
・・・・・・発振回路、４・・・・・・否定論理和回路
、５・・・・・・カウンタ、６・・・・・・出力端子、
７・・・・・・制御回路。
一実施例のプロツク図、第２図は第１図における信号波
形図である。 １・・・・・・入力端子、２・・・・・・微分回路、３
・・・・・・発振回路、４・・・・・・否定論理和回路
、５・・・・・・カウンタ、６・・・・・・出力端子、
７・・・・・・制御回路。
Claims (1)
- １ 高い周波数でかつ高安定なクロック信号を出力する
発振回路と、１ビット当りの幅が前記クロック信号のｎ
個分である送信側から伝送されてきた信号を微分する微
分回路と、前記クロック信号を計数するカウンタと、前
記微分回路の出力により前記カウンタにプリセットされ
るデータの値を変える制御回路と、前記微分回路の出力
と前記カウンタの出力により前記プリセットしたデータ
にもとづく前記カウンタの動作を開始される指示を与え
るゲート回路を具備し、前記制御回路が前記微分回路の
出力があつた場合にはプリセットされるデータの値を前
記クロック信号ｎ／２個分にし、それ以外のときにはｎ
個分に相当するように値を制御することを特徴とするモ
デムのタイミングクロックパルスの作成装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53083394A JPS5943018B2 (ja) | 1978-07-07 | 1978-07-07 | モデムのタイミングクロックパルスの作成装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53083394A JPS5943018B2 (ja) | 1978-07-07 | 1978-07-07 | モデムのタイミングクロックパルスの作成装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5510279A JPS5510279A (en) | 1980-01-24 |
| JPS5943018B2 true JPS5943018B2 (ja) | 1984-10-19 |
Family
ID=13801206
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP53083394A Expired JPS5943018B2 (ja) | 1978-07-07 | 1978-07-07 | モデムのタイミングクロックパルスの作成装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5943018B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2532413B2 (ja) * | 1986-11-19 | 1996-09-11 | 松下電器産業株式会社 | カウンタ装置 |
-
1978
- 1978-07-07 JP JP53083394A patent/JPS5943018B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5510279A (en) | 1980-01-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5811780B2 (ja) | デイジタル・デ−タ伝送方式 | |
| US4733404A (en) | Apparatus and method for signal processing | |
| JPS5943018B2 (ja) | モデムのタイミングクロックパルスの作成装置 | |
| USRE34831E (en) | Communication system | |
| KR20050010719A (ko) | 시간 변조에 의해 패킷 네트워크에 있어서 시간 측정 및정렬의 해상도를 향상시키기 위한 방법 및 장치 | |
| JP2679493B2 (ja) | クロック抽出回路 | |
| SE518361C2 (sv) | Dämpning av pekarjitter i en desynkronisator | |
| JPS6255745B2 (ja) | ||
| SU1467782A1 (ru) | Устройство передачи двоичных сигналов | |
| SU1474658A1 (ru) | Устройство ввода асинхронного цифрового потока | |
| KR950002305B1 (ko) | 수신데이타에 의한 동기클록발생회로 | |
| JP2953872B2 (ja) | 高速信号伝送装置 | |
| SU1215185A1 (ru) | Устройство синхронизации с фазовой автоподстройкой частоты | |
| JP3008659B2 (ja) | Ｃｍｉ符号信号のクロック抽出回路 | |
| SU758557A1 (ru) | Демодул тор частотно-модулированного сигнала | |
| JP3778228B2 (ja) | 指令パルス発生器 | |
| SU500570A1 (ru) | Устройство дл преобразовани входного сигнала в системах синхронизации | |
| JPH01260944A (ja) | 通信端末装置 | |
| JPH0352699B2 (ja) | ||
| JPS63198432A (ja) | 同期クロツク発生回路 | |
| JPH0338115A (ja) | データ送信装置 | |
| JPH0851458A (ja) | シリアルデータの変復調方式 | |
| JPS58129864A (ja) | 位相変調信号の復調装置 | |
| JPS58130643A (ja) | タイミング抽出回路 | |
| JPH01309447A (ja) | 単線同期式通信方式 |