JPS5943100B2 - ダイオ−ド - Google Patents
ダイオ−ドInfo
- Publication number
- JPS5943100B2 JPS5943100B2 JP55183943A JP18394380A JPS5943100B2 JP S5943100 B2 JPS5943100 B2 JP S5943100B2 JP 55183943 A JP55183943 A JP 55183943A JP 18394380 A JP18394380 A JP 18394380A JP S5943100 B2 JPS5943100 B2 JP S5943100B2
- Authority
- JP
- Japan
- Prior art keywords
- type
- diode
- film
- power
- junction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D8/00—Diodes
Landscapes
- Electrodes Of Semiconductors (AREA)
Description
【発明の詳細な説明】
この発明は、高周波高電力を遮断するダイオードに関す
る。
る。
この種の半導体装置としては、第１図に示すようなＰ＋
−Ｉ−Ｎ＋構造のダイオードが知られている。
−Ｉ−Ｎ＋構造のダイオードが知られている。
すなわちＮ＋型のシリコン基板１の一側表面に不純物を
低濃度に添加したＩ型層１２を気相成長させ、このＩ型
層１２の表面にｐ＋型の不純物高濃度添加領域１３を設
け、その上に電極金属膜１４を設けてメサ型に突出させ
たものである。このようなＰ＋−Ｉ−Ｎ＋構造のダイオ
ードの耐電力性を向上させるためにはＩ型層１２の不純
物濃度をより低濃度にするとともに、その厚さを厚くす
る事が必要であり、かつメサ型にしなくてはならなかつ
た。何故ならばプレーナ型に対しメサ型は、高周波高電
力における耐電力性を良好にすることが経験的に認めら
れているからである。プレーナ型ではＰＮ接合面の幾何
学的形状が平面状にならないため、ＰＮ接合面の曲率部
分に電界が集中しやすく、この為に比較的低い印加電力
でもアバランチ降伏を起し、いわゆる半導体素子の二次
破壊を招く。しかしメサ型ではＰＮ接合の曲率部分がメ
サエッチングで除去されるので幾何学的形状が平面状で
あり、プレーナ型にくらべて電界集中の程度を少くし、
従つて不均一なアバランチ降伏を起りにくくするために
耐電力性が優れるのである。しかしこのような第１図素
子は、以下に述べる欠点を有している。
低濃度に添加したＩ型層１２を気相成長させ、このＩ型
層１２の表面にｐ＋型の不純物高濃度添加領域１３を設
け、その上に電極金属膜１４を設けてメサ型に突出させ
たものである。このようなＰ＋−Ｉ−Ｎ＋構造のダイオ
ードの耐電力性を向上させるためにはＩ型層１２の不純
物濃度をより低濃度にするとともに、その厚さを厚くす
る事が必要であり、かつメサ型にしなくてはならなかつ
た。何故ならばプレーナ型に対しメサ型は、高周波高電
力における耐電力性を良好にすることが経験的に認めら
れているからである。プレーナ型ではＰＮ接合面の幾何
学的形状が平面状にならないため、ＰＮ接合面の曲率部
分に電界が集中しやすく、この為に比較的低い印加電力
でもアバランチ降伏を起し、いわゆる半導体素子の二次
破壊を招く。しかしメサ型ではＰＮ接合の曲率部分がメ
サエッチングで除去されるので幾何学的形状が平面状で
あり、プレーナ型にくらべて電界集中の程度を少くし、
従つて不均一なアバランチ降伏を起りにくくするために
耐電力性が優れるのである。しかしこのような第１図素
子は、以下に述べる欠点を有している。
すなわちメサ型にする為にメサエツチングを施すが、こ
の時メサの高さ大きさにバラツキを生じ、結果として接
合容量（Ｃｊ）のバラツキを招来する。このことが素子
の製造歩留まりを著しく低下させる原因になつている。
又耐電力性を向上させるためにＩ型層１２の厚さを大き
くする場合、第２図に示すようにメサエツチ深さが深く
なると共に電極金属膜１４下方のサイドエッチも拡大し
て製造工程中に電極金属膜が突出する周縁で折れ曲り、
電極金属膜１４と基板１との接触による不良や耐電力性
が低下する事故を多発するなどの欠点を生じる。この発
明は上記の欠点を除去するもので、耐電力性に優れ、接
合容量のバラツキの少い、高周波高電力を遮断する半導
体装置を提供するものである。
の時メサの高さ大きさにバラツキを生じ、結果として接
合容量（Ｃｊ）のバラツキを招来する。このことが素子
の製造歩留まりを著しく低下させる原因になつている。
又耐電力性を向上させるためにＩ型層１２の厚さを大き
くする場合、第２図に示すようにメサエツチ深さが深く
なると共に電極金属膜１４下方のサイドエッチも拡大し
て製造工程中に電極金属膜が突出する周縁で折れ曲り、
電極金属膜１４と基板１との接触による不良や耐電力性
が低下する事故を多発するなどの欠点を生じる。この発
明は上記の欠点を除去するもので、耐電力性に優れ、接
合容量のバラツキの少い、高周波高電力を遮断する半導
体装置を提供するものである。
即ちこの発明は一方導電型層に他方導電型高濃度領域を
選択的に設けてなる単一のＰＮ接合面を有する半導体基
板と、ＰＮ接合面端縁全周を縁どるように分布し且つＰ
Ｎ接合面と電気的に並列接続するショットキ接触金属層
とを備えていることを特徴とするダイオードである。こ
の発明でショットキ接触金属層は、ＰＮ接合面端縁の全
周を縁どるように分布し、且つＰＮ接合面と電気的に接
続されるものとする。
選択的に設けてなる単一のＰＮ接合面を有する半導体基
板と、ＰＮ接合面端縁全周を縁どるように分布し且つＰ
Ｎ接合面と電気的に並列接続するショットキ接触金属層
とを備えていることを特徴とするダイオードである。こ
の発明でショットキ接触金属層は、ＰＮ接合面端縁の全
周を縁どるように分布し、且つＰＮ接合面と電気的に接
続されるものとする。
又ダイオードは、単体であるほか、半導体装置で局部的
に機能を呈する個所についても対象としてよろしい。以
下、この発明の一実施例について図面を参照して説明す
る。第３図イに示すように、この例は、Ｎ＋型シリコン
基板１の一側表面に設けられているＮ一型層３２の表面
から選択的に拡散形成されたｐ＋型領域３３が、接合面
３５の端縁に沿い全周を外側から縁どるようにＮ一型層
３２にシヨツトキ接触する金属層、例えばチタン膜３４
１を頂いている。
に機能を呈する個所についても対象としてよろしい。以
下、この発明の一実施例について図面を参照して説明す
る。第３図イに示すように、この例は、Ｎ＋型シリコン
基板１の一側表面に設けられているＮ一型層３２の表面
から選択的に拡散形成されたｐ＋型領域３３が、接合面
３５の端縁に沿い全周を外側から縁どるようにＮ一型層
３２にシヨツトキ接触する金属層、例えばチタン膜３４
１を頂いている。
チタン膜はこ＼ではｐ＋型領域３３表面にかけて設けら
れているため、この状態でシヨツトキ接触３６とＰＮ接
合３５とは電気的に並列接続となる。チタン膜上に白金
膜３４２と金膜３４３が重畳され電極３４が完成されて
いる。シヨツトキ接触３６とＰＮ接合３５はＮ一型層３
２を共通に所有しており順方向直流バイアス電圧に対し
てシヨツトキ接触３６の部分では、電子がＮ一型層３２
からチタン膜３４１に向つて流れ、ＰＮ接合３５の部分
では、ホールがｐ＋領域３３からＮ一型層３２へ注入さ
れる。ＰＮ接合３５から注入されたホールは、シヨツト
キ接触３６の近傍で電子と極めて再結合しやすい。
れているため、この状態でシヨツトキ接触３６とＰＮ接
合３５とは電気的に並列接続となる。チタン膜上に白金
膜３４２と金膜３４３が重畳され電極３４が完成されて
いる。シヨツトキ接触３６とＰＮ接合３５はＮ一型層３
２を共通に所有しており順方向直流バイアス電圧に対し
てシヨツトキ接触３６の部分では、電子がＮ一型層３２
からチタン膜３４１に向つて流れ、ＰＮ接合３５の部分
では、ホールがｐ＋領域３３からＮ一型層３２へ注入さ
れる。ＰＮ接合３５から注入されたホールは、シヨツト
キ接触３６の近傍で電子と極めて再結合しやすい。
従つてこの発明の半導体装置に流れる順方向電流の主成
分は、再結合電流であり、ダイオードＱＶＦ方程式１Ｆ
（Ｘｅｘｐ−の中のｎ値は２になる。
分は、再結合電流であり、ダイオードＱＶＦ方程式１Ｆ
（Ｘｅｘｐ−の中のｎ値は２になる。
しＮＫＴかしシヨツトキ接触３６のビルトーンポテンシ
ャルはＰＮ接合のそれよりも低く、低い順方向直流バイ
アス電圧でも電流は大きく流れる。
ャルはＰＮ接合のそれよりも低く、低い順方向直流バイ
アス電圧でも電流は大きく流れる。
この実験結果を第３図口に示す。図中１はこの発明の半
導体装置の順方向電圧電流特性を示し、は、従来のメサ
型Ｐ＋−１−Ｎ＋構造ダイオードの順方向電圧電流特性
のうちｎ−１．７の場合を示す。上述の順方向電圧電流
特性は、直流の場合であるが、高周波電圧に対しても同
様の事が言える。すなわちこの発明の半導体装置は、従
来のメサ型Ｐ＋−１−Ｎ＋構造ダイオードにくらべて、
低い高周波電圧レベルでも大きな高周波電流が流れる。
この関係を具体的に説明すると上述のダイオード装置を
導波管回路に並列装荷して、小信号（−１０ｄＢｍ以下
）で出来るだけ高インヒータレスにする為並列共振させ
、入出力の高周波通過損失を最小にする様に調整する。
次に入力の高周波電力を徐々に増加して行き、同時に出
力の高周波透過電力を測定する。この入出力の関係の実
験結果を第３図ハに示す。図中１はこの発明の半導体装
置の入出力特性を示し、は従来のメサ型ｐ＋−Ｎ＋構造
のダイオードの入出力特性を示す。
導体装置の順方向電圧電流特性を示し、は、従来のメサ
型Ｐ＋−１−Ｎ＋構造ダイオードの順方向電圧電流特性
のうちｎ−１．７の場合を示す。上述の順方向電圧電流
特性は、直流の場合であるが、高周波電圧に対しても同
様の事が言える。すなわちこの発明の半導体装置は、従
来のメサ型Ｐ＋−１−Ｎ＋構造ダイオードにくらべて、
低い高周波電圧レベルでも大きな高周波電流が流れる。
この関係を具体的に説明すると上述のダイオード装置を
導波管回路に並列装荷して、小信号（−１０ｄＢｍ以下
）で出来るだけ高インヒータレスにする為並列共振させ
、入出力の高周波通過損失を最小にする様に調整する。
次に入力の高周波電力を徐々に増加して行き、同時に出
力の高周波透過電力を測定する。この入出力の関係の実
験結果を第３図ハに示す。図中１はこの発明の半導体装
置の入出力特性を示し、は従来のメサ型ｐ＋−Ｎ＋構造
のダイオードの入出力特性を示す。
入力電力−１０ｄＢｍではＩ，ともにほぼ無損失で出力
が得られるが、は−１０ｄＢｍより以上の点から透過損
失が大きくなり出力飽和が始まる。は−３ｄＢｍ付近よ
り損失が大きくなるが出力はに比べ大きい。この図に示
す結果から同一の入力電力に対してこの発明の半導体装
置に流れる高周波電流は、従来のメサ型Ｐ＋−１−Ｎ＋
構造のダイオードを用いた場合に流れる高周波電流より
も大きく、従つてこの発明の半導体装置の高周波インピ
ーダンスの変化は従来のメサ型ｐ＋−１Ｎ＋構造のダイ
オードを用いた場合のインピーダンスの変化よりも大き
い。このため導波管回路の入力端から入射された高周波
電力は、この発明の半導体装置の所で従来のメサ型Ｐ＋
−１−Ｎ＋構造のダイオードを用いた場合よりも大きく
反射されることになる。従つて導波管回路の出力電力も
従来のメサ型Ｐ＋−１−Ｎ＋構造のダイオードを用いた
場合よりも少くなるわけである。このようにしてこの発
明のダイオードを導波管回路に並列装荷して高周波電力
をしや断する装置は、その出力電力を従来のメサ型Ｐ＋
−１−Ｎ＋構造のダイオードを用いた場合よりも少なく
することが出来、このためこの導波管回路の出力端に接
続される電子装置が、過大な高周波電力によつて破壊さ
れるのを有効に防護できる。この発明のダイオードの利
点をさらに述べれば、以下の通りである。
が得られるが、は−１０ｄＢｍより以上の点から透過損
失が大きくなり出力飽和が始まる。は−３ｄＢｍ付近よ
り損失が大きくなるが出力はに比べ大きい。この図に示
す結果から同一の入力電力に対してこの発明の半導体装
置に流れる高周波電流は、従来のメサ型Ｐ＋−１−Ｎ＋
構造のダイオードを用いた場合に流れる高周波電流より
も大きく、従つてこの発明の半導体装置の高周波インピ
ーダンスの変化は従来のメサ型ｐ＋−１Ｎ＋構造のダイ
オードを用いた場合のインピーダンスの変化よりも大き
い。このため導波管回路の入力端から入射された高周波
電力は、この発明の半導体装置の所で従来のメサ型Ｐ＋
−１−Ｎ＋構造のダイオードを用いた場合よりも大きく
反射されることになる。従つて導波管回路の出力電力も
従来のメサ型Ｐ＋−１−Ｎ＋構造のダイオードを用いた
場合よりも少くなるわけである。このようにしてこの発
明のダイオードを導波管回路に並列装荷して高周波電力
をしや断する装置は、その出力電力を従来のメサ型Ｐ＋
−１−Ｎ＋構造のダイオードを用いた場合よりも少なく
することが出来、このためこの導波管回路の出力端に接
続される電子装置が、過大な高周波電力によつて破壊さ
れるのを有効に防護できる。この発明のダイオードの利
点をさらに述べれば、以下の通りである。
すなわちＰＮ接合３５の曲率部３５′の近傍には、シヨ
ツトキ接触３６が配設されておりこれによるビルトーン
電界が発生してＰＮ接合の曲率部３５′への電界集中を
緩和する。これは従来のメサ型Ｐ＋−１−Ｎ＋構造のダ
イオードよりも、臨界電界強度になる為の高周波電力を
大きく取ることができることを意味する。すなわち高周
波高電力に対する耐電力性が向上する。又ＰＮ接合をメ
サエツチしていないため、電極の折れ曲りによる電極と
基板との接触などの不良や耐電力低下のおそれもない。
接合容量（Ｃｊ）については、シヨツトキ接触３６の面
積と、ＰＮ接合３５の面積で決められており、各々の面
積は通常の写真蝕刻工程によつて規定されるので、従来
のメサエツチングの場合よりもバラツキの少いものが得
られる。ちなみに耐電力性では、周波数９．４ＧＨ７．
、パルス幅１μＳｅｃ、くり返えし周波数１ＫＨ２のと
き、従来のメサ型Ｐ＋−１−Ｎ＋構造のダイオードでは
６ＫＷの高周波電力を印加した時に破壊したが、この発
明の半導体装置では、１０ＫＷの高周波電力の印加でも
破壊せず、従来のものよりも耐電力性で優れていること
が実験的に確認された。またＣｊのバラツキでは、周波
数１ＭＨ２で１００個測定した時の測定値の標準偏差が
、従来のメサ型Ｐ＋−１−Ｎ＋構造のダイオードでは０
．０５ｐＦであるに対し、この発明のダイオードでは、
０．０２３ｐＦと概略半分にとマめることが出来た。次
にこの発明のダイオードを製造工程順に第４図から第６
図によつて説明する。
ツトキ接触３６が配設されておりこれによるビルトーン
電界が発生してＰＮ接合の曲率部３５′への電界集中を
緩和する。これは従来のメサ型Ｐ＋−１−Ｎ＋構造のダ
イオードよりも、臨界電界強度になる為の高周波電力を
大きく取ることができることを意味する。すなわち高周
波高電力に対する耐電力性が向上する。又ＰＮ接合をメ
サエツチしていないため、電極の折れ曲りによる電極と
基板との接触などの不良や耐電力低下のおそれもない。
接合容量（Ｃｊ）については、シヨツトキ接触３６の面
積と、ＰＮ接合３５の面積で決められており、各々の面
積は通常の写真蝕刻工程によつて規定されるので、従来
のメサエツチングの場合よりもバラツキの少いものが得
られる。ちなみに耐電力性では、周波数９．４ＧＨ７．
、パルス幅１μＳｅｃ、くり返えし周波数１ＫＨ２のと
き、従来のメサ型Ｐ＋−１−Ｎ＋構造のダイオードでは
６ＫＷの高周波電力を印加した時に破壊したが、この発
明の半導体装置では、１０ＫＷの高周波電力の印加でも
破壊せず、従来のものよりも耐電力性で優れていること
が実験的に確認された。またＣｊのバラツキでは、周波
数１ＭＨ２で１００個測定した時の測定値の標準偏差が
、従来のメサ型Ｐ＋−１−Ｎ＋構造のダイオードでは０
．０５ｐＦであるに対し、この発明のダイオードでは、
０．０２３ｐＦと概略半分にとマめることが出来た。次
にこの発明のダイオードを製造工程順に第４図から第６
図によつて説明する。
まず第４図に示すようにシリコンのＮ＋基板１上にＮ−
層３２を気相成長した基体３２の表面を熱酸化して、約
５５００λのＳｉＯ２膜７を形成してから、，通常の写
真蝕刻工程（ＰＥ工程）により、ＳｉＯ２膜７に開孔８
を設ける。次に第５図に示すようにボロンを含んだＳｉ
Ｏ２膜（ＢＳＧ膜）９を、通常の化学気相成長法（ＣＶ
Ｄ法）で、開孔８側の基板表面全面に被着してから、熱
拡散を行い、ボロンを高濃度に含んだｐ＋領域３３を形
成する。次に第６図に示すように、ＢＳＧ膜９とＳｉＯ
２膜７とを全て剥離して、電子ビームを用いた真空蒸着
によつてチタン膜３４１、白金膜３４２、金膜３４３を
連続して被着し、ＰＥ工程によつてｐ＋領域３３よりも
ひとまわり大きい電極３４を形成して、ｐ＋領域３３の
端縁を縁どりするようにシヨツトキ接触３６を設けて完
成する。尚この実施例では、ｐ＋領域３３に対してオー
ミツク性が得られかつＮ一型のシリコン基板３２に対し
てシヨツトキ接触が同時に得られるよう、半導体基体に
最初に被着する金属膜をチタン膜３４１としたが、Ｎｉ
．Ｃｒ．Ｐｄ．Ｐｔ．ＣＯ、Ｈｆ．Ｒｈ，．Ｍｎ．Ｚｒ
、、Ｎｂ．Ｔａ．ＭＯ，．Ｗ等の金属としても良い。
層３２を気相成長した基体３２の表面を熱酸化して、約
５５００λのＳｉＯ２膜７を形成してから、，通常の写
真蝕刻工程（ＰＥ工程）により、ＳｉＯ２膜７に開孔８
を設ける。次に第５図に示すようにボロンを含んだＳｉ
Ｏ２膜（ＢＳＧ膜）９を、通常の化学気相成長法（ＣＶ
Ｄ法）で、開孔８側の基板表面全面に被着してから、熱
拡散を行い、ボロンを高濃度に含んだｐ＋領域３３を形
成する。次に第６図に示すように、ＢＳＧ膜９とＳｉＯ
２膜７とを全て剥離して、電子ビームを用いた真空蒸着
によつてチタン膜３４１、白金膜３４２、金膜３４３を
連続して被着し、ＰＥ工程によつてｐ＋領域３３よりも
ひとまわり大きい電極３４を形成して、ｐ＋領域３３の
端縁を縁どりするようにシヨツトキ接触３６を設けて完
成する。尚この実施例では、ｐ＋領域３３に対してオー
ミツク性が得られかつＮ一型のシリコン基板３２に対し
てシヨツトキ接触が同時に得られるよう、半導体基体に
最初に被着する金属膜をチタン膜３４１としたが、Ｎｉ
．Ｃｒ．Ｐｄ．Ｐｔ．ＣＯ、Ｈｆ．Ｒｈ，．Ｍｎ．Ｚｒ
、、Ｎｂ．Ｔａ．ＭＯ，．Ｗ等の金属としても良い。
次に第７図と第８図によつてこの発明の他の実施例につ
いて述べる。
いて述べる。
第７図に示すように、まずシヨツトキ接触を形成する為
の金属膜１０だけをＰＮ接合３５の端縁を縁どりするよ
うに被着し、パターン形成してから、金属膜１０とｐ＋
領域３３の双方に対して同時にオーミツク性接触する金
属膜１１を被着し、パターン形成してもよい。
の金属膜１０だけをＰＮ接合３５の端縁を縁どりするよ
うに被着し、パターン形成してから、金属膜１０とｐ＋
領域３３の双方に対して同時にオーミツク性接触する金
属膜１１を被着し、パターン形成してもよい。
このようにすると、ｐ＋領域３３に対するオーミツク性
接触が極めて良好になり、素子のＲｓを低減出来る効果
をも得られる。このような金属膜１０をチタン膜とし金
属膜１１をアルミニユーム膜とすることもできる。第８
図に示す例では、シヨツトキ接触３６の周囲の基板３２
を多少エツチング除去した構造であり、このようにする
事によつてＣｊ，．Ｒｓをわずかながら調整できる利点
がある。いずれの半導体装置例においても、第３図で説
明したように、この発明による基本的な作用効果が得ら
れる事はいうまでもない。
接触が極めて良好になり、素子のＲｓを低減出来る効果
をも得られる。このような金属膜１０をチタン膜とし金
属膜１１をアルミニユーム膜とすることもできる。第８
図に示す例では、シヨツトキ接触３６の周囲の基板３２
を多少エツチング除去した構造であり、このようにする
事によつてＣｊ，．Ｒｓをわずかながら調整できる利点
がある。いずれの半導体装置例においても、第３図で説
明したように、この発明による基本的な作用効果が得ら
れる事はいうまでもない。
この発明によれば、Ｃｊのバラツキが少く、耐電力性に
優れた高周波高電力しや断用の半導体装置を実現するこ
とができる。なおこの発明の実施例では半導体基板とし
てＮ型シリコンについて説明したが、Ｐ型シリコン基板
や砒化ガリウム基板に関しても、この発明と同様な構造
の半導体装置を実現する事が可能であり、また同様な作
用効果を期特出来ることが明らかである。
優れた高周波高電力しや断用の半導体装置を実現するこ
とができる。なおこの発明の実施例では半導体基板とし
てＮ型シリコンについて説明したが、Ｐ型シリコン基板
や砒化ガリウム基板に関しても、この発明と同様な構造
の半導体装置を実現する事が可能であり、また同様な作
用効果を期特出来ることが明らかである。
第１図は従来のメサ型Ｐ＋−１−Ｎ＋構造のダイオード
の断面図、第２図はメサ型Ｐ＋−１Ｎ＋構造の電極折れ
曲りによる不良例を示す図、第３図イはこの発明の実施
例ダイオードの断面図、第３図口及びハは、実施例及び
従来例ダイオードについて示す順方向電流電圧特性図及
び導波管回路の入出力特性図、第４図乃至第６図は、こ
の発明のダイオードについて製造順に示す断面図、第７
図と第８図は、この発明の他のダイオード例を示す断面
図である。 １・・・・・・Ｎ＋層、１２・・・・・・Ｉ層、３３，
１３・・・・・・ｐ＋層、１４・・・・・・電極金属、
３２・・・・・・半導体Ｎ基板、３３・・・・・・不純
物高濃度含有（Ｐ＋）領域、３５，３５ｔ・・・・・Ｐ
Ｎ接合面、１０，３４１・・・・・・チタン膜、３６・
・・・・・シヨツトキ接触、３５ｔ・・・・・ＰＮ接合
面の曲率部、７・・・・・・ＳｉＯ２膜、９・・・・・
・ＢＳＧ膜、３４２・・・・・・白金膜、３４３・・・
・・・金膜、１１・・・・・・アルミニユーム膜。
の断面図、第２図はメサ型Ｐ＋−１Ｎ＋構造の電極折れ
曲りによる不良例を示す図、第３図イはこの発明の実施
例ダイオードの断面図、第３図口及びハは、実施例及び
従来例ダイオードについて示す順方向電流電圧特性図及
び導波管回路の入出力特性図、第４図乃至第６図は、こ
の発明のダイオードについて製造順に示す断面図、第７
図と第８図は、この発明の他のダイオード例を示す断面
図である。 １・・・・・・Ｎ＋層、１２・・・・・・Ｉ層、３３，
１３・・・・・・ｐ＋層、１４・・・・・・電極金属、
３２・・・・・・半導体Ｎ基板、３３・・・・・・不純
物高濃度含有（Ｐ＋）領域、３５，３５ｔ・・・・・Ｐ
Ｎ接合面、１０，３４１・・・・・・チタン膜、３６・
・・・・・シヨツトキ接触、３５ｔ・・・・・ＰＮ接合
面の曲率部、７・・・・・・ＳｉＯ２膜、９・・・・・
・ＢＳＧ膜、３４２・・・・・・白金膜、３４３・・・
・・・金膜、１１・・・・・・アルミニユーム膜。
Claims (1)
- １ 一方導電型層に他方導電型高濃度領域を選択的に設
けてなる単一のＰＮ接合面を有する半導体基板と、前記
ＰＮ接合面の端縁全周を縁どるように分布し且つ前記Ｐ
Ｎ接合面と電気的に並列接続するショットキ接触金属層
とを備えていることを特徴とするダイオード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55183943A JPS5943100B2 (ja) | 1980-12-26 | 1980-12-26 | ダイオ−ド |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55183943A JPS5943100B2 (ja) | 1980-12-26 | 1980-12-26 | ダイオ−ド |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57109380A JPS57109380A (en) | 1982-07-07 |
| JPS5943100B2 true JPS5943100B2 (ja) | 1984-10-19 |
Family
ID=16144517
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP55183943A Expired JPS5943100B2 (ja) | 1980-12-26 | 1980-12-26 | ダイオ−ド |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5943100B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01143259U (ja) * | 1988-03-18 | 1989-10-02 |
-
1980
- 1980-12-26 JP JP55183943A patent/JPS5943100B2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01143259U (ja) * | 1988-03-18 | 1989-10-02 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57109380A (en) | 1982-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4189342A (en) | Semiconductor device comprising projecting contact layers | |
| US4607270A (en) | Schottky barrier diode with guard ring | |
| EP1326283A2 (en) | Schottky gate field effect transistor | |
| US5411632A (en) | Method for the etching of a heterostructure of materials of the III-V group | |
| US6885042B2 (en) | Hetero-junction bipolar transistor and a manufacturing method of the same | |
| US3397450A (en) | Method of forming a metal rectifying contact to semiconductor material by displacement plating | |
| JPS5943100B2 (ja) | ダイオ−ド | |
| JPH10172983A (ja) | バイポーラトランジスタおよびその製造方法 | |
| JPH0817229B2 (ja) | 半導体装置 | |
| JPS5850428B2 (ja) | メサ型半導体装置 | |
| JP2667863B2 (ja) | バイポーラトランジスタの製造方法 | |
| US20050269594A1 (en) | Transistors amd methods for making the same | |
| JP3067034B2 (ja) | ショットキーバリア半導体装置 | |
| JP2650280B2 (ja) | 島状薄膜素子 | |
| JP3350426B2 (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JP3139003B2 (ja) | 共鳴トンネリングダイオードの製造方法 | |
| JP2001230261A (ja) | 半導体装置及びその製造方法 | |
| JPH08241959A (ja) | 半導体装置 | |
| JPH06196683A (ja) | ショットキバリアダイオードおよび半導体集積回路装置 | |
| JP2002217424A (ja) | 半導体装置の製造方法および発振器 | |
| JP2977378B2 (ja) | オーミック電極 | |
| JP2002134810A (ja) | ガンダイオード | |
| JP3438437B2 (ja) | 半導体装置及びその製造方法 | |
| JP4066886B2 (ja) | ショットキ障壁を有する半導体素子及びその製造方法 | |
| JPS63138771A (ja) | シヨツトキバリア形半導体装置およびその製造方法 |