JPS5943346A - Humidity detector - Google Patents
Humidity detectorInfo
- Publication number
- JPS5943346A JPS5943346A JP15353782A JP15353782A JPS5943346A JP S5943346 A JPS5943346 A JP S5943346A JP 15353782 A JP15353782 A JP 15353782A JP 15353782 A JP15353782 A JP 15353782A JP S5943346 A JPS5943346 A JP S5943346A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- humidity
- relative humidity
- value
- detection element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims abstract description 84
- 239000002241 glass-ceramic Substances 0.000 claims abstract description 11
- 230000010355 oscillation Effects 0.000 claims description 31
- 238000005070 sampling Methods 0.000 claims description 13
- 238000006243 chemical reaction Methods 0.000 claims description 11
- 239000003990 capacitor Substances 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 15
- 239000004973 liquid crystal related substance Substances 0.000 description 10
- 239000013078 crystal Substances 0.000 description 8
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 6
- 229910044991 metal oxide Inorganic materials 0.000 description 5
- 150000004706 metal oxides Chemical class 0.000 description 5
- 230000007423 decrease Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 239000002245 particle Substances 0.000 description 3
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 2
- 238000010304 firing Methods 0.000 description 2
- 238000007639 printing Methods 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 230000032683 aging Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 239000010419 fine particle Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- WPBNNNQJVZRUHP-UHFFFAOYSA-L manganese(2+);methyl n-[[2-(methoxycarbonylcarbamothioylamino)phenyl]carbamothioyl]carbamate;n-[2-(sulfidocarbothioylamino)ethyl]carbamodithioate Chemical compound [Mn+2].[S-]C(=S)NCCNC([S-])=S.COC(=O)NC(=S)NC1=CC=CC=C1NC(=S)NC(=O)OC WPBNNNQJVZRUHP-UHFFFAOYSA-L 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 239000011135 tin Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N27/00—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means
- G01N27/02—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating impedance
- G01N27/22—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating impedance by investigating capacitance
- G01N27/223—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating impedance by investigating capacitance for determining moisture content, e.g. humidity
Landscapes
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Electrochemistry (AREA)
- Physics & Mathematics (AREA)
- Health & Medical Sciences (AREA)
- Life Sciences & Earth Sciences (AREA)
- Analytical Chemistry (AREA)
- Biochemistry (AREA)
- General Health & Medical Sciences (AREA)
- General Physics & Mathematics (AREA)
- Immunology (AREA)
- Pathology (AREA)
- Investigating Or Analyzing Materials By The Use Of Electric Means (AREA)
Abstract
Description
【発明の詳細な説明】
本発明は、相対湿度を検出するための相対湿度検出用素
子を有し、該検出用素子による検出結果をデジタル値の
データに変換して出力するための変換回路を備えて成る
湿度検出装置に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention includes a relative humidity detection element for detecting relative humidity, and a conversion circuit for converting the detection result by the detection element into digital value data and outputting it. The present invention relates to a humidity detection device.
近年においては、電子回路技術のみでなく温度、圧力、
湿度等に関するセンサー技術も著しく発展しつつあり、
いわゆる家庭用電気器具等の一部にもセンサー技術を応
用したものが実現されるに至っている。In recent years, not only electronic circuit technology but also temperature, pressure,
Sensor technology related to humidity, etc. is also developing significantly.
Sensor technology has even been applied to some so-called household electrical appliances.
しかし、従来の湿度検出装置は、一般にサイズが大きく
、しかも消費電力も大きいために、携帯サイズの電子卓
上計算機(以下、電卓と称する)やクロック、腕時計等
の如く、比較的小型で電池を電源としている機器等の一
部に内蔵するには不適当であった。However, conventional humidity detection devices are generally large in size and consume a lot of power. It was unsuitable to be built into some of the equipment, etc.
すなわち従来の湿度検出装置においては、一般に検出用
素子を用いてブリッジ回路を構成したり、さらには検出
結果をデジタル値に変換するのに旧来と同様なアナログ
・デジタル変換回路を用いたりしているために、サイズ
が大きくなるとともに、消費電力も大きくならざるを得
なかったというのが実情である。In other words, conventional humidity detection devices generally use detection elements to form a bridge circuit, and furthermore, use the same conventional analog-to-digital conversion circuit to convert the detection results into digital values. The reality is that as the size increases, so does the power consumption.
本発明の目的は、例えば携帯サイズの電卓やクロック、
腕時計等の如く、電池な電源としていてサイズも小型な
電子機器に内蔵するのに好適な湿度検出装置や、その他
の持ち運び可能なサイズの測定用機器等に装備するのに
適した小型かつ低消費電力型の湿度検出装置を提供する
ことにある。The purpose of the present invention is to provide, for example, a portable size calculator or clock.
A small and low-consumption device that is suitable for being installed in humidity detection devices that are battery-powered and small in size, such as wristwatches, and other portable measurement devices. An object of the present invention is to provide an electric-powered humidity detection device.
以下、図に従って本発明の詳細を説明する。Hereinafter, details of the present invention will be explained with reference to the drawings.
第1図〜第7図は、本発明の一実施例を示す図で、第1
図は本発明の一実施例による湿度検出装置を備えた時計
付き電卓の外観を示す平面図である。本実施例の電卓は
、電子光学的表示装置として液晶表示装置1を有し、外
部操作部材としては計算用のキーボードスイッチ群2の
他にモード選択用のスライドスイッチSwを有している
。またケース3の前面側には、湿度検出用素子の収容部
4が設けられている。Figures 1 to 7 are diagrams showing one embodiment of the present invention.
FIG. 1 is a plan view showing the appearance of a clock-equipped calculator equipped with a humidity detection device according to an embodiment of the present invention. The calculator of this embodiment has a liquid crystal display device 1 as an electro-optical display device, and has a keyboard switch group 2 for calculations and a slide switch Sw for mode selection as external operating members. Further, on the front side of the case 3, a housing section 4 for a humidity detection element is provided.
次に第2図は、前記湿度検出用素子の収容部4の内部構
造を示す断面図であり、ケース3の一部に設けられた凹
部3aには検出用素子支持板5が固定されていて、さら
に該支持板5上n相対湿度検出用素子6が取り付けられ
ている。Next, FIG. 2 is a cross-sectional view showing the internal structure of the humidity detection element accommodating part 4, in which a detection element support plate 5 is fixed to a recess 3a provided in a part of the case 3. Further, a relative humidity detection element 6 is attached on the support plate 5.
すなわち該検出用素了6には、一対のリード電極6a、
6bが設けられていて、それぞれ前記支持板5に設けら
れた接続用電極5a、5bと電気的に接続された状態で
固定されている。That is, the detection element 6 includes a pair of lead electrodes 6a,
6b, which are fixed in electrical connection with the connection electrodes 5a and 5b provided on the support plate 5, respectively.
なお前記接続用電極5a、5bの一部は、スルーホール
部を経由して前記支持板5の下面側まで達するように構
成されている。またケース3の凹部3aの開口部には、
貫通孔7aを備えた保護板7が取り付けられており、該
保護板7によって相対湿度検出用素子6を保護するとと
もに、該検出用素子6には貫通孔7aを介して外部の雰
囲気中の水蒸気の成分が導入されるように構成されてい
る。Note that a portion of the connection electrodes 5a, 5b is configured to reach the lower surface side of the support plate 5 via a through-hole portion. Furthermore, in the opening of the recess 3a of the case 3,
A protection plate 7 with a through hole 7a is attached, and the protection plate 7 protects the relative humidity detection element 6, and the detection element 6 is exposed to water vapor in the external atmosphere through the through hole 7a. The composition is configured such that the following components are introduced.
さらに8は回路基板、9は液晶表示装置支持部材、10
はコイルバネより成るコネクターで、該コネクター10
は回路基板8上の所定の配線パターン(図示しない)と
前記接続用電極5a、5bとを電気的に接続する役割を
果している。Furthermore, 8 is a circuit board, 9 is a liquid crystal display device support member, and 10
is a connector made of a coil spring, and the connector 10
serves to electrically connect a predetermined wiring pattern (not shown) on the circuit board 8 and the connection electrodes 5a, 5b.
次に第3図は、本実施例の時計付き電卓の回路構成の概
略を示すブロック線図であり、11は時間基準となる水
晶発振回路、12は分周回路、13は計時カウンターで
ある。また前述のキーボードスイッチ群2は、入力制御
回路14に接続されており、該入力制御回路14から出
力される時刻修正用信号dおよび計算実行用信号cは、
それぞれ計時カウンター13および計算用回路15に入
力されるように構成されている。Next, FIG. 3 is a block diagram showing the outline of the circuit configuration of the calculator with a clock according to this embodiment, in which 11 is a crystal oscillation circuit serving as a time reference, 12 is a frequency dividing circuit, and 13 is a time counter. Further, the aforementioned keyboard switch group 2 is connected to the input control circuit 14, and the time adjustment signal d and calculation execution signal c output from the input control circuit 14 are as follows.
The signals are configured to be input to the time counter 13 and calculation circuit 15, respectively.
さらに17は、前述の相対湿度検出用素子6を含む湿度
検出装置であり、16は、分周回路12および計時カウ
ンター13からの信号に基づいて湿度検出装置17匠供
給するためのサンプリンクタイミング制御用等の各クロ
ック信号φiを形成しているクロック信号形成回路であ
る。Furthermore, 17 is a humidity detecting device including the above-mentioned relative humidity detecting element 6, and 16 is a sampling link timing control for supplying the humidity detecting device 17 based on signals from the frequency dividing circuit 12 and the time counter 13. This is a clock signal forming circuit that forms each clock signal φi for various purposes.
また計時カウンター13、計算用回路15からの各出力
信号および湿度検出装置17からの湿度演算出力信号h
は、表示制御回路18による選択制御を経てデコーダ・
ドライパー回路19に入力され、前述の液晶表示装置1
を駆動するように構成されている。In addition, each output signal from the time counter 13 and the calculation circuit 15 and the humidity calculation output signal h from the humidity detection device 17
is selected by the decoder through selection control by the display control circuit 18.
It is input to the driver circuit 19 and the above-mentioned liquid crystal display device 1
is configured to drive.
一方、前述のスライドスイッチSwのスイッチ端子a、
b、cは、液晶表示装置1の表示選択状態を制御するた
めに表示制御回路18に接続されるとともに、端子aお
よびbについては入力制御回路14に、また端子cにつ
いては湿度検出装置17に、それぞれ接続されている。On the other hand, the switch terminal a of the slide switch Sw mentioned above,
b and c are connected to the display control circuit 18 to control the display selection state of the liquid crystal display device 1, terminals a and b are connected to the input control circuit 14, and terminal c is connected to the humidity detection device 17. , are connected to each other.
すなわち本実施例の電卓においては、モード選択用のス
ライドスイッチSwが、スイッチ端子aとの間で閉じら
れているときには、液晶表示装置1は時刻表示モードに
制御され、この状態ではキーボードスイッチ群2の操作
に応じて、スイッチ入力制御回路14から時刻修正用信
号dが出力されて、計時カウンター13の内容が修正さ
れる。That is, in the calculator of this embodiment, when the slide switch Sw for mode selection is closed between switch terminal a, the liquid crystal display device 1 is controlled to the time display mode, and in this state, the keyboard switch group 2 In response to the operation, the switch input control circuit 14 outputs a time correction signal d, and the contents of the time counter 13 are corrected.
またスイッチSwが端子bとの間で閉じられているとき
には、液晶表示装置1は計算表示モードに制御され、こ
の状態ではキーボードスイッチ群2の操作に応じて、ス
イッチ入力制御回路14より計算実行用信号eが計算用
回路15に入力されることになる。Further, when the switch Sw is closed between terminal b, the liquid crystal display device 1 is controlled to the calculation display mode, and in this state, in response to the operation of the keyboard switch group 2, the switch input control circuit 14 The signal e will be input to the calculation circuit 15.
さらにスイッチSwが端子cとの間で閉じられていると
きには、液晶表示装置1は湿度表示モードに制御され、
この状態では湿度検出装置16が湿度検出動作を行なっ
て、湿度演算出力信号hを出力することになる。Furthermore, when the switch Sw is closed between the terminal c and the liquid crystal display device 1, the liquid crystal display device 1 is controlled to the humidity display mode,
In this state, the humidity detection device 16 performs a humidity detection operation and outputs a humidity calculation output signal h.
なお定電圧回路Gは、温度等の環境の変化や経時等によ
る電源用電池Eの電圧の変動が水晶発振回路11の発振
周波数や湿度検出装置17内の後述のC−MOSリング
発振器21の発振周波数に与える影響を解消するために
設けられているもので、本実施例では少なくとも水晶発
振回路11と後述のC−MOSリング発振器21とが、
定電圧回路Gの出力電圧によって駆動されるように構成
されている。In the constant voltage circuit G, fluctuations in the voltage of the power supply battery E due to changes in the environment such as temperature or the passage of time can cause the oscillation frequency of the crystal oscillation circuit 11 or the oscillation of the C-MOS ring oscillator 21 (described later) in the humidity detection device 17 to be controlled by the constant voltage circuit G. This is provided to eliminate the influence on the frequency, and in this embodiment, at least the crystal oscillation circuit 11 and the C-MOS ring oscillator 21, which will be described later, are provided.
It is configured to be driven by the output voltage of the constant voltage circuit G.
ただし第3図では、図の簡素化のために定電圧回路Gか
らの電源の供給関係は破線で示しており、また水晶発振
回路11およびC−MOSリング発振器21を含む湿度
検出装置17以外の他要素への電源の供給関係は、図示
を省略しているが、実際上は上記の他要素に対しても定
電圧回路Gを介して電源を供給してもよいことは明らか
である。However, in FIG. 3, to simplify the diagram, the power supply relationship from the constant voltage circuit G is shown by a broken line, and other components other than the humidity detection device 17 including the crystal oscillation circuit 11 and the C-MOS ring oscillator 21 are shown. Although the relationships for supplying power to other elements are not shown in the drawings, it is clear that in practice power may also be supplied to the other elements mentioned above via the constant voltage circuit G.
次に第4図は、前述の相対湿度検出用素子6として、相
対湿度の増加に対して容量値が略直線的に変化する特性
を備えたガラス−セラミック系厚膜湿度検出用素子を用
いたときの湿度検出装置17の一具体例を示す回路図で
あり、第5図および第6図は、それぞれ上記ガラス−セ
ラミック系厚膜湿度検出用素子の概略構造を示す一部拡
大断面図および相対湿度・容量変換特性を示すグラフで
ある。Next, FIG. 4 shows an example in which a glass-ceramic thick film humidity detection element having a characteristic that the capacitance value changes approximately linearly with an increase in relative humidity is used as the above-mentioned relative humidity detection element 6. FIG. 5 is a circuit diagram showing a specific example of the humidity detecting device 17; FIGS. It is a graph showing humidity/capacity conversion characteristics.
なお上記ガラス−セラミック系厚膜湿度検出用素子は、
第5図に示されるように、表面上に一対の電極6c、6
dを有するアルミナ等の絶縁基板6eと、該基板6e上
に形成された厚さ5〜15μm程度の不感湿誘電体層6
fと、さらに該誘電体層6f上に形成された厚さ30〜
50μm程度の感湿誘電体層6gより構成されており、
前記一対の電極6cと6dは、いわゆるくし歯状対向電
極として形成されている。The above glass-ceramic thick film humidity detection element is
As shown in FIG. 5, a pair of electrodes 6c, 6 are provided on the surface.
an insulating substrate 6e made of alumina or the like having
f, and a thickness of 30~ formed on the dielectric layer 6f.
It is composed of 6g of moisture-sensitive dielectric layer of about 50μm,
The pair of electrodes 6c and 6d are formed as so-called comb-shaped opposing electrodes.
また不感湿誘電体層6fは、アルミナ基板6eに誘電体
ペーストを印刷し焼成することで形成され、感湿誘電体
層6fは、非感湿誘電体層6f上にアルミナ粒子等の金
属酸化物とガラス微粒子等とを含む感湿誘電体ペースト
を多層にスクリーン印刷して焼成することにより形成さ
れる。この焼成時にはアルミナ等の金属酸化物の粒子は
融解しないために、感湿誘電体層6gは、アルミナ等の
金属酸化物粒子6jの表面をガラスセラミックフィルム
6kで包んだ状態の多孔質ガラス−セラミック系厚膜構
造となる。The moisture-insensitive dielectric layer 6f is formed by printing and baking a dielectric paste on the alumina substrate 6e, and the moisture-sensitive dielectric layer 6f is formed by printing metal oxide such as alumina particles on the moisture-insensitive dielectric layer 6f. It is formed by screen-printing a multilayer moisture-sensitive dielectric paste containing glass fine particles and the like, and then firing the paste. Since particles of metal oxide such as alumina do not melt during this firing, the moisture-sensitive dielectric layer 6g is made of porous glass-ceramic with the surface of metal oxide particles 6j such as alumina wrapped in a glass-ceramic film 6k. The system has a thick film structure.
なお一対の電極6cと6dは、前述のリード電極6aと
6bにそれぞれ接続されている。また上記の金属酸化物
としては、アルミナの他にコバルト、インジウム、パラ
ジウム、ニッケル、マンガン、スズ、銅、鉄等の金属酸
化物を用いることが可能である。Note that the pair of electrodes 6c and 6d are connected to the aforementioned lead electrodes 6a and 6b, respectively. In addition to alumina, metal oxides such as cobalt, indium, palladium, nickel, manganese, tin, copper, and iron can be used as the metal oxides.
以上のような構成のガラス−セラミック系厚膜湿度検出
用素子は、第6図に示されるように、相対湿度Hの増加
に応じて容量値Chが略直線的に増加する特性を有して
いる。また第7図は、クロック信号形成回路16より湿
度検出装置17に供給される各クロック信号φiのタイ
ムチャート図である。As shown in FIG. 6, the glass-ceramic thick film humidity detection element having the above structure has a characteristic that the capacitance Ch increases almost linearly as the relative humidity H increases. There is. FIG. 7 is a time chart of each clock signal φi supplied from the clock signal forming circuit 16 to the humidity detecting device 17.
本実施例においては湿度検出装置17は、上記ガラス−
セラミック系厚膜湿度検出用素子より成る相対湿度検出
用素子6を、CR型発振における充放電容量とするC−
MOSリング発振器21、分周回路23、アップカウン
ター24、ラッチ回路25、湿度演算回路26等によっ
て構成されている。In this embodiment, the humidity detection device 17 is
C-, where the relative humidity detection element 6 made of a ceramic thick film humidity detection element has a charge/discharge capacity in CR type oscillation.
It is composed of a MOS ring oscillator 21, a frequency dividing circuit 23, an up counter 24, a latch circuit 25, a humidity calculation circuit 26, and the like.
また前記C−MOSリング発振器21は、相対湿度検出
用素子6の他に帰還抵抗27、限流抵抗28、C−MO
S・NAND回路29、およびC−MOS・インバータ
30、31より構成され、奇数段によるリング発振器に
コンデンサー変調をかけたタイプのCR型発振器となっ
ており、該発振器21の発振周波数fは、前記湿度検出
用素子6の容量値をCh、帰還抵抗27の抵抗値をRと
すると、次の(1)式で与えられる。In addition to the relative humidity detection element 6, the C-MOS ring oscillator 21 includes a feedback resistor 27, a current limiting resistor 28, and a C-MOS ring oscillator 21.
It is a CR type oscillator consisting of an S-NAND circuit 29 and C-MOS inverters 30 and 31, and is a ring oscillator with odd stages subjected to capacitor modulation, and the oscillation frequency f of the oscillator 21 is as described above. When the capacitance value of the humidity detection element 6 is Ch and the resistance value of the feedback resistor 27 is R, it is given by the following equation (1).
f=1/(22ChR)・・・・・・(1)式なお第4
図においては、前記発振器21に供給される電源のライ
ンの図示は全く省略されているが、前述の如く電源用電
池Eの電圧変動が上記発振周波数fに与える影響を完全
に解消するために、定電圧回路Gを介して前記発振器2
1に電源が供給されるように構成されている。f=1/(22ChR)...Formula (1), the fourth
Although the illustration of the power supply line supplied to the oscillator 21 is completely omitted in the figure, in order to completely eliminate the influence of the voltage fluctuation of the power supply battery E on the oscillation frequency f as described above, The oscillator 2 via the constant voltage circuit G
1 is configured to be supplied with power.
ここで本実施例における湿度検出装置17の動作につい
て説明する。Here, the operation of the humidity detection device 17 in this embodiment will be explained.
まずモード選択用のスライドスイッチSwを操作し、端
子Cとの間で閉じられた状態にすることにより湿度表示
モードを選択すると、AND回路20がON状態となる
。従って、この状態ではクロック信号形成回路16より
サンプリング用のクロックパルスφ1が入力されてくる
と、そのパルス幅に応じた間に渡ってNAND回路29
がON状態となり、C−MOSリング発振器21が発振
動作を行なうことになるが、一方では前記パルスφ1の
立上り付近のタイミングで与えられるクロックパルスφ
4によって分周回路23とカウンター24はりセットさ
れる。またクロックパルスφ2がAND回路22に入力
されるために、そのパルス幅1に応じた間に渡ってAN
D回路22がON状態となり、このtの間に渡ってリン
グ発振器21からの発振出力はAND回路22を介して
分周回路23に入力され、さらに該分周回路23からの
分周出力信号がカウンター24に入力されることになる
。さらに前記パルスφ1、φ2の立下りのタイミングで
与えられるラッチタイミング制御用のクロックパルスφ
3が、ラッチ回路25のラッチ制御信号入力端子25a
に入力されると、カウンター24の計数内容がラッチ回
路25にラッチされる。First, when the humidity display mode is selected by operating the mode selection slide switch Sw and closing it with the terminal C, the AND circuit 20 is turned on. Therefore, in this state, when the sampling clock pulse φ1 is input from the clock signal forming circuit 16, the NAND circuit 29
becomes ON state, and the C-MOS ring oscillator 21 performs an oscillation operation. On the other hand, the clock pulse φ given at the timing near the rising edge of the pulse φ1
4, the frequency dividing circuit 23 and counter 24 are set. Furthermore, since the clock pulse φ2 is input to the AND circuit 22, the clock pulse φ2 is
The D circuit 22 is in the ON state, and during this period t, the oscillation output from the ring oscillator 21 is input to the frequency dividing circuit 23 via the AND circuit 22, and furthermore, the frequency divided output signal from the frequency dividing circuit 23 is input to the frequency dividing circuit 23. This will be input to the counter 24. Furthermore, a clock pulse φ for latch timing control is given at the falling timing of the pulses φ1 and φ2.
3 is the latch control signal input terminal 25a of the latch circuit 25
, the count contents of the counter 24 are latched into the latch circuit 25.
このラッチされた内容は、相対湿度検出用素子6の容量
値Ch、すなわち雰囲気中の相対湿度に応じて変化する
テジタル値であることは明らかである。It is clear that the latched content is the capacitance Ch of the relative humidity detection element 6, that is, a digital value that changes depending on the relative humidity in the atmosphere.
ところで本実施例では上記の容量値Chは、第6図に示
されるように、相対湿度の増加に応じて略直線的に増加
する特性にあり、従って相対湿度H〔%〕における前記
検出用素子6の容量値Chは、基準の相対湿度H0〔%
〕における前記検出用素子6の容量値をC0とすると、
次の(2)式で与えられる。By the way, in this embodiment, the above-mentioned capacitance Ch has a characteristic of increasing approximately linearly as the relative humidity increases, as shown in FIG. The capacity value Ch of 6 is the standard relative humidity H0 [%
If the capacitance value of the detection element 6 in ) is C0,
It is given by the following equation (2).
Ch=C0+A(H−H0)・・・・・・(2)式ただ
しAは、第6図のグラフにおける直線の傾きであり、検
出用素子によって決定される定数である。この場合、相
対湿度0〔%〕に対応する前記検出用素子6の容量値を
C00とすると、Ch=AH+C00・・・・・・(2
)′式となる。同様に相対湿度100〔%〕に対応する
前記検出用素子6の容量値をC100とすると、C10
0=100A+C00・・・・・・(2)″である。一
方、前述の所定の時間tに渡ってAND回路22を介し
て前述発振器21より出力される発振出力信号に含まれ
るパルス数Nは、N=f・t・・・・・・(3)式
となる。上記の(1)式、(2)′式、および(3)式
より、Nの値から相対湿度の〔%〕値Hを求める式を導
くことができる。Ch=C0+A(H-H0) (2) where A is the slope of the straight line in the graph of FIG. 6 and is a constant determined by the detection element. In this case, if the capacitance value of the detection element 6 corresponding to relative humidity 0 [%] is C00, then Ch=AH+C00 (2
)′ expression. Similarly, if the capacitance value of the detection element 6 corresponding to a relative humidity of 100% is C100, then C10
0=100A+C00 (2)''.On the other hand, the number of pulses N included in the oscillation output signal output from the oscillator 21 via the AND circuit 22 over the predetermined time t is , N=f・t...Equation (3).From the above equations (1), (2)', and (3), the [%] value of relative humidity is calculated from the value of N. A formula for determining H can be derived.
第8図が、(4)式のNとHの値との関係を示すグラフ
であり、N00およびN100は、それぞれ相対湿度が
0〔%〕および100〔%〕のときにおける上記パルス
数Nの値である。Figure 8 is a graph showing the relationship between the values of N and H in equation (4), where N00 and N100 are the number of pulses N when the relative humidity is 0 [%] and 100 [%], respectively. It is a value.
N00=1/2.2C00R・・・・・・(3)′式た
だし第8図において、〔N100、N00〕以外の区間
のNの値、すなわちHが0以下あるいは100以上とな
るようなNの値の範囲は、理論的には出現しない範囲で
ある。N00=1/2.2C00R・・・(3)′ formula However, in FIG. 8, the value of N in the interval other than [N100, N00], that is, N such that H is 0 or less or 100 or more The range of values is a range that does not occur theoretically.
ここで分周回路23が前記発振器21からの発振出力信
号を分周した後に出力する分周出力信号の周波数をFと
して、分周回路23の分周比XをF=fX・・・・・・
(5)式
で表わされるもので定義すると、前述の時間tに渡って
分周回路23より出力されてカウンター24に入力され
るパルス数Pは、
P=NX・・・・・・(6)式
となる。この(6)式を(4)式に代入すると本実施例
では、上記Pの値がラッチ回路25にラッチされる内容
となることは明らかであり、ラッチ回路25内のPの値
に基づいて、湿度演算プロック26で上記(7)式に従
った演算近似演算でもよい)を行なうことで、相対湿度
の〔%〕値Hが求められる。Here, assuming that the frequency of the divided output signal outputted after the frequency dividing circuit 23 divides the frequency of the oscillation output signal from the oscillator 21 is F, the frequency division ratio X of the frequency dividing circuit 23 is F=fX...・
Defining it using the equation (5), the number of pulses P output from the frequency dividing circuit 23 and input to the counter 24 over the above-mentioned time t is P=NX (6) The formula becomes Substituting this equation (6) into equation (4), it is clear that in this embodiment, the value of P is the content that is latched by the latch circuit 25, and based on the value of P in the latch circuit 25, , the relative humidity [%] value H is obtained by performing an arithmetic approximation calculation according to the above equation (7) in the humidity calculation block 26.
また湿度演算ブロック26から出力される前記Hの値を
示す湿度演算出力信号hに基づいて、液晶表示装置1に
よって相対湿度が〔%〕の単位で表示されることになる
。Further, based on the humidity calculation output signal h indicating the value of H outputted from the humidity calculation block 26, the relative humidity is displayed in units of [%] by the liquid crystal display device 1.
なお前記検出用素子6の容量値Chは、(2)′式より
若干のずれがあり、またC−MOSリング発振器21の
発振周波数fも、(1)式からの若干のずれがあるため
に、乾燥あるいは湿潤の極限状態下で例えば相対湿度の
演算値Hが0以上になったり、あるいは100以上にな
ったりする可能性も僅かにあるが、その場合には演算ブ
ロック26より0〔%〕あるいは100〔%〕の値を示
す信号を出力するように構成することが好ましい。Note that the capacitance value Ch of the detection element 6 has a slight deviation from equation (2)', and the oscillation frequency f of the C-MOS ring oscillator 21 also has a slight deviation from equation (1). There is a slight possibility that, for example, the calculated value H of relative humidity will be 0 or more, or 100 or more under extreme conditions of dryness or humidity, but in that case, the calculation block 26 will set it to 0 [%]. Alternatively, it is preferable to output a signal indicating a value of 100 [%].
次に第9図は、湿度検出装置17の第2の実施例を示す
回路図である。本実施例は、第4図に示される実施例の
場合と同じく、ガラス−セラミック系厚膜湿度検出用素
子を用いながら、相対湿度の〔%〕単位の演算を比較的
簡単な構成で行なえるように考慮したものである。Next, FIG. 9 is a circuit diagram showing a second embodiment of the humidity detection device 17. Similar to the embodiment shown in FIG. 4, this embodiment uses a glass-ceramic thick film humidity detection element and can perform relative humidity calculations in [%] units with a relatively simple configuration. This was taken into consideration.
なお本実施例についても、前述の第1図〜第3図および
第5図〜第8図は、共通の説明図として適用されるもの
であり、また第9図において第4図と同一番号は同−要
素を示すものである。In this embodiment as well, the above-mentioned FIGS. 1 to 3 and 5 to 8 are applied as common explanatory diagrams, and the same numbers in FIG. 9 as in FIG. This indicates the same element.
本実施例では湿度検出装置17は、C−MOSリング発
振器21、分周回路23、ダウンカウンター44、ラッ
チ回路45、限界値検出回路47等によって構成されて
おり、後述の如くラッチ回路45の内容値がそのまま〔
%〕単位の相対湿度値を近似するものとなるように考慮
された構成となっている。ただしC−MOSリング発振
器21の基本的構成や供給電源等については、前述C第
4図の場合と全く同様である。In this embodiment, the humidity detection device 17 is composed of a C-MOS ring oscillator 21, a frequency dividing circuit 23, a down counter 44, a latch circuit 45, a limit value detection circuit 47, etc. The contents of the latch circuit 45 are as described below. The value remains as it is [
The structure is designed to approximate the relative humidity value in units of %]. However, the basic configuration, power supply, etc. of the C-MOS ring oscillator 21 are completely the same as in the case of FIG. 4 described above.
次に本実施例における湿度検出装置17の動作について
説明する。Next, the operation of the humidity detection device 17 in this embodiment will be explained.
まずモード選択用のスライドスイッチSwを操作し、該
スイッチSwが端子Cとの間で閉じられた状態にするこ
とにより湿度表示モードを選択すると、AND回路20
がON状態となる。First, when the humidity display mode is selected by operating the mode selection slide switch Sw and closing the switch Sw with the terminal C, the AND circuit 20
becomes ON state.
従って、この状態ではクロック信号形成回路16よりサ
ンプリング用のクロックパルスφ1が入力されてくると
、そのパルス幅に応じた間に渡ってNAND回路29が
ON状態となり、C−MOSリング発振器21が発振動
作を行なうことになるが、一方では前記パルスφ1の立
上り付近のタイミングで与えられるクロックパルスφ4
によって、分周回路23がリセットされるとともにダウ
ンカウンター44が所定の初期値Siにイニシャルセッ
トされ、同じくフリップフロップ回路(以下、FFと暗
記する)48、49もリセットされる。Therefore, in this state, when the sampling clock pulse φ1 is input from the clock signal forming circuit 16, the NAND circuit 29 is turned on for a period corresponding to the pulse width, and the C-MOS ring oscillator 21 oscillates. On the other hand, the clock pulse φ4 given at a timing near the rising edge of the pulse φ1
As a result, the frequency dividing circuit 23 is reset, the down counter 44 is initialized to a predetermined initial value Si, and the flip-flop circuits (hereinafter referred to as FF) 48 and 49 are also reset.
またクロックパルスφ2がAND回路22に入力される
ために、そのパルス幅1に応じた間に渡ってAND回路
22がON状態となり、このtの間に渡って前記発振器
21からの発振出力信号はAND回路22を介して分周
回路23に入力され、さらに該分周回路23からの分周
出力信号がダウンカウンター44に入力されることにな
る。Further, since the clock pulse φ2 is input to the AND circuit 22, the AND circuit 22 is in the ON state for a period corresponding to the pulse width 1, and the oscillation output signal from the oscillator 21 is The signal is inputted to the frequency dividing circuit 23 via the AND circuit 22, and the frequency divided output signal from the frequency dividing circuit 23 is further inputted to the down counter 44.
さらに前記パルスφ1、φ2の立下りのタイミングで与
えられるラッチタイミシグ制御用のクロックパルスφ3
が、ラッチ回路45のラッチ制御信号入力端子45aに
入力されると、ダウンカウンター44の計数内容値Sが
ラッチ回路45にラッチされる。このラッチされた内容
値Sは、相対湿度検出用素子6の容量値Ch、すなわち
雰囲気中の相対湿度に応じて略直線的に増加するデジタ
ル値であることは明らかである。Furthermore, a clock pulse φ3 for latch timing control is applied at the falling timing of the pulses φ1 and φ2.
is input to the latch control signal input terminal 45a of the latch circuit 45, the counted content value S of the down counter 44 is latched into the latch circuit 45. It is clear that this latched content value S is the capacitance value Ch of the relative humidity detection element 6, that is, a digital value that increases approximately linearly in accordance with the relative humidity in the atmosphere.
ここで本実施例では、第4図の場合のように湿度演算ブ
ロック26を用いて(7)式に基づいた演算を行なう替
わりに、ダウンカウンター44を用いることにより、相
対湿度の〔%〕値Hを第10図で2点鎖線で示される直
線Sで近似して求め、その近似値をラッチ回路45に直
接ラッチするように構成しているわけである。Here, in this embodiment, instead of using the humidity calculation block 26 to perform the calculation based on equation (7) as in the case of FIG. 4, by using the down counter 44, the [%] value of the relative humidity The configuration is such that H is approximated by a straight line S shown by a two-dot chain line in FIG. 10, and the approximate value is directly latched into the latch circuit 45.
すなわち第10図は、前述の第8図のグラフにおいて、
理論的に出現する範囲であるNの区間〔N100、N0
0〕の付近を拡大して示したグラフであり、直線Sは(
N100、100)と(N00、0)の2点を通る直線
である。従って直線Sの式は、
となる。すなわち本実施例では、前述の時間幅t内にA
ND回路22を介して前記発振器21より出力されてく
る発振出力信号に含まれるパルス数がNであるときに、
ダウンカウンター44の内容値Sが上記の(8)式で示
されるSの値となるようにするために、分周回路23の
分周比Xとダウンカウンター44の前述のイニシャルセ
ット価Siは、それぞれ
となるように設定されているわけであり、このような構
成によれば、ラッチ回路45には相対湿度の〔%〕値H
を近似する上記のSの値が、そのままラッチされること
になるために、ラッチ回路45は上記のSの値を示す信
弓を、そのまま湿度演算出力信号hとして出力すればよ
いことになる。In other words, FIG. 10 shows that in the graph of FIG. 8 mentioned above,
The interval of N [N100, N0
0], and the straight line S is (
This is a straight line passing through the two points N100, 100) and (N00, 0). Therefore, the equation of the straight line S is as follows. That is, in this embodiment, A within the above-mentioned time width t.
When the number of pulses included in the oscillation output signal output from the oscillator 21 via the ND circuit 22 is N,
In order to make the content value S of the down counter 44 equal to the value of S shown by the above equation (8), the frequency division ratio X of the frequency dividing circuit 23 and the above-mentioned initial set value Si of the down counter 44 are as follows. According to such a configuration, the latch circuit 45 is set to have a [%] value H of the relative humidity.
Since the above-mentioned value of S, which approximates , is latched as is, the latch circuit 45 has only to output the signal representing the above-mentioned value of S as it is as the humidity calculation output signal h.
なお上記の分周比X(直線Sの傾き)とイニシャルセッ
ト値Siは、(9)式、(10)式に(3)′式、(3
)″式を代入すれば、C00およびC100の値に基づ
いて計算によって求めることもできるが、前記発振器2
1の発振周波数fは、実際には(1)式より若干ずれる
ことがあるために、Nの値の実測値に基づいて直線Sを
求めることにより、分周比Xとイニシャルセット値Si
を決定する方が実用的である。Note that the above frequency division ratio
)'' expression can be calculated based on the values of C00 and C100, but the oscillator 2
The oscillation frequency f of 1 may actually deviate slightly from equation (1), so by finding the straight line S based on the actual measured value of N, the frequency division ratio X and the initial set value Si
It is more practical to determine
また本実施例でも乾燥あるいは湿潤の極限状態下では、
Sの値が0未満あるいは100を越えるものとなる可能
性があるために、その場合には便宜的にラッチ回路45
に0または100がラッチされるようにするために、本
実施例では限界値検出回路47とFF48、49が設け
られている。Also, in this example, under extreme dry or wet conditions,
Since the value of S may be less than 0 or more than 100, in that case, the latch circuit 45 is
In this embodiment, a limit value detection circuit 47 and FFs 48 and 49 are provided so that 0 or 100 is latched.
すなわち分周回路23からの分周出力信号をダウンカウ
ンター44でダウンカウントするに従って、ダウンカウ
ンター44の内容値Sは、イニシャルセット値Siより
減少していくが、ダウンカウンター44の内容値Sが1
00に到達すると、まず限界値検出回路47の出力端4
7aより1個のパルス信号が出力されFF48をセット
状態に反転させ、さらに内容値Sが減少し続けて0にま
で到達すると、検出回路47の出力端47bより1個の
パルス信号が出力されFF49をセット状態に反転させ
るように構成されている。言いかえれば、FF48がリ
セット状態のままでいたとすれば、上記内容値Sが10
0以上の値にとどまったことを意味し、FF49までが
セット状態になったとすれば、上記内容値Sが0を通り
越して減少していったということを意味し、そのいずれ
の場合も理論的にはあり得ない状態ということになる。That is, as the frequency-divided output signal from the frequency dividing circuit 23 is counted down by the down counter 44, the content value S of the down counter 44 decreases from the initial set value Si, but when the content value S of the down counter 44 becomes 1.
00, first the output terminal 4 of the limit value detection circuit 47
One pulse signal is output from the output terminal 47b of the detection circuit 47, inverting the FF 48 to the set state, and when the content value S continues to decrease and reaches 0, one pulse signal is output from the output terminal 47b of the detection circuit 47, and the FF 49 is inverted. is configured to reverse the set state. In other words, if FF48 remains in the reset state, the above content value S becomes 10.
This means that the value remained above 0, and if up to FF49 were in the set state, it means that the content value S exceeded 0 and decreased.In both cases, theoretically This means that this is an impossible situation.
これに応じて本実施例では、ラッチ回路45にダウンカ
ウンター44の内容値Sをラッチするときに、FF48
がリセット状態にあるときは上記内容値Sの替わりに1
00を、またFF49がセット状態にあるときには上記
内容値Sの替わりに0をラッチするように構成して、0
未満あるいは100を越す値の表示が生じないように考
慮しているわけである。Accordingly, in this embodiment, when the content value S of the down counter 44 is latched in the latch circuit 45, the FF 48
is in the reset state, 1 instead of the above content value S
00, and when FF49 is in the set state, 0 is latched instead of the content value S, and 0 is set.
This is to ensure that values less than 100 or more than 100 are not displayed.
なお本実施例では、C−MOSリング発振器21を構成
する帰還抵抗27として可変抵抗が用いられているが、
このような構成によれば帰還抵抗27の抵抗値Rを調整
することにより、前記発振器21の発振周波数fを必要
に応じて調整することも可能となる。Note that in this embodiment, a variable resistor is used as the feedback resistor 27 constituting the C-MOS ring oscillator 21;
According to such a configuration, by adjusting the resistance value R of the feedback resistor 27, it is also possible to adjust the oscillation frequency f of the oscillator 21 as necessary.
次に第11図は、前述の第9図の実施例の場合よりも近
似精度の良好な湿度検出装置17の構成例を示す回路図
である。本実施例についても、前述の第1図〜第3図お
よび第5図〜第8図は、共通の説明図として適用され、
第11図において第4図あるいは第9図と同一番号は同
一要素を示すものである。Next, FIG. 11 is a circuit diagram showing a configuration example of a humidity detection device 17 having better approximation accuracy than the embodiment shown in FIG. 9 described above. Also for this example, the above-mentioned FIGS. 1 to 3 and FIGS. 5 to 8 are applied as common explanatory diagrams,
In FIG. 11, the same numbers as in FIG. 4 or FIG. 9 indicate the same elements.
本実施例では湿度検出装置17は、C−MOSリング発
振器21、可変分周回路43、ダウンカウンター44、
ラッチ回路45、限界値検出回路47、分周比設定回路
50等によって構成されており、本実施例においてもラ
ッチ回路45の内容値がそのまま〔%〕単位の湿度値を
近似するように構成されている。In this embodiment, the humidity detection device 17 includes a C-MOS ring oscillator 21, a variable frequency dividing circuit 43, a down counter 44,
It is composed of a latch circuit 45, a limit value detection circuit 47, a frequency division ratio setting circuit 50, etc. In this embodiment as well, the content value of the latch circuit 45 is configured to directly approximate the humidity value in [%] units. ing.
なお本実施例におけるC−MOSリング発振器21は、
第9図の場合の発振器21と全く同じ構成を有しており
、ガラス−セラミック系厚膜湿度検出用素子をCR型発
振における充放電容量として用いている。また本実施例
の湿度検出装置17の動作は、第9図の場合の動作と同
様なものがあるが、異なる点は、AND回路22を介し
て前記発振器21より出力される発振出力信号が、可変
分周回路43によって分周されるように構成されている
ことと、該可変分周回路43からの分周出力信号をダウ
ンカウントモードで計数するダウンカウンター44の内
容値Sに応じて、分周比設定回路50が可変分周回路4
3の分周比を適宜、制御していくように構成しているこ
とである。Note that the C-MOS ring oscillator 21 in this embodiment is as follows:
It has exactly the same configuration as the oscillator 21 in the case of FIG. 9, and a glass-ceramic thick film humidity detection element is used as a charge/discharge capacitor in CR type oscillation. Further, the operation of the humidity detection device 17 of this embodiment is similar to the operation in the case of FIG. 9, but the difference is that the oscillation output signal outputted from the oscillator 21 via the AND circuit 22 is The frequency is divided by the variable frequency dividing circuit 43, and the frequency is divided according to the content value S of the down counter 44 that counts the frequency divided output signal from the variable frequency dividing circuit 43 in a down count mode. The frequency ratio setting circuit 50 is the variable frequency dividing circuit 4
The structure is such that the frequency division ratio of 3 is appropriately controlled.
この結果として、本実施例では第12図に示されるよう
に、第8図の相対湿度の〔%〕値Hを示す曲線を、いく
つかの直線S1〜S4によって近似して求めていくこと
になる。As a result, in this example, as shown in FIG. 12, the curve showing the [%] value H of relative humidity in FIG. 8 is approximated by several straight lines S1 to S4. Become.
次に、第9図の場合と異なる点に関しての動作の説明を
行なう。ただし以下の説明においてN75、N50、N
25は、相対湿度の〔%〕値が、それぞれ75、50、
25のときにおける前述の(3)式で示されるNの値で
ある。Next, the operation will be explained with respect to points that are different from the case of FIG. 9. However, in the following explanation, N75, N50, N
25 has relative humidity [%] values of 75, 50, and 50, respectively.
This is the value of N shown in the above-mentioned equation (3) when 25.
まず本実施例では、第12図に示されるように相対湿度
が75〔%〕以上のときには、相対湿度の〔%〕値Hを
、(N100、100)と(N75、75)の2点を通
る直線S1で近似して求めるように構成されている。First, in this example, when the relative humidity is 75% or higher, as shown in FIG. The configuration is such that it is determined by approximation using a passing straight line S1.
この直線S1の式は
であり、従って本実施例では、前述の時間幅t内にAN
D回路22を介して前記発振器21より出力されてくる
発振出力信号に含まれるパルス数がN75に至るまでは
、ダウンカウンター44の内容値Sが上記の(11)式
で示されるS1の値と等しくなるようにするために、可
変分周回路43の分周比X1とダウンカウンター44の
イニシャルセット値Siは、それぞれ
となるように設定されている。The equation of this straight line S1 is, therefore, in this embodiment, within the above-mentioned time width t,
Until the number of pulses included in the oscillation output signal output from the oscillator 21 via the D circuit 22 reaches N75, the content value S of the down counter 44 is equal to the value of S1 shown by the above equation (11). In order to be equal, the frequency division ratio X1 of the variable frequency dividing circuit 43 and the initial set value Si of the down counter 44 are set to be equal to each other.
すなわち本実施例では、Nの値がN75以下のとき、言
いかえればダウンカウンター44の内容値Sが75以下
のときには、分周比設定回路50は可変分周回路43の
分周比が、上記の(12)式で示されるX1(直線S1
の傾き)となるように制御しているわけである。That is, in this embodiment, when the value of N is equal to or less than N75, in other words, when the content value S of the down counter 44 is equal to or less than 75, the division ratio setting circuit 50 sets the division ratio of the variable frequency division circuit 43 to the above-mentioned value. X1 (straight line S1
In other words, it is controlled so that the slope is as follows.
また同様に、相対湿度の〔%〕値が75〜50、50〜
25、および25〜0の範囲すなわちNの値がN75〜
N50、N50〜N25、およびN25〜N00の範囲
では、第12図に示されるように直線S2、S3、およ
びS4を用いることによって、それぞれHの値を近似し
て求めていくことになる。ただし直線S2、S3、およ
びS4は、それぞれ2点(N75、75)と(N50、
50)、(N50、50)と(N25、25)、あるい
は(N25、25)と(N00、0)を、それぞれ通る
直線である。Similarly, the [%] value of relative humidity is 75~50, 50~
25, and the range of 25 to 0, that is, the value of N is N75 to
In the ranges of N50, N50 to N25, and N25 to N00, the values of H are approximated and determined using straight lines S2, S3, and S4, as shown in FIG. 12. However, straight lines S2, S3, and S4 have two points (N75, 75) and (N50,
50), (N50, 50) and (N25, 25), or (N25, 25) and (N00, 0), respectively.
すなわち本実施例では、Nの値がN75に到達すること
によりダウンカウンター44の内容値Sが75に到達す
ると、今度は可変分周回路43の分周比が、直線S2の
傾きで示されるX2となるように分周比設定回路50が
制御することになる。That is, in this embodiment, when the content value S of the down counter 44 reaches 75 due to the value of N reaching N75, the frequency division ratio of the variable frequency dividing circuit 43 becomes X2, which is indicated by the slope of the straight line S2. The frequency division ratio setting circuit 50 controls the frequency division ratio setting circuit 50 so that .
ここに である。Here It is.
以下、同様にNの値がN50に到達してダウンカウンタ
ー44の内容値Sが50に至ると、分周比設定回路50
は可変分周回路43の分周比を、直線S3の傾きに等し
いX3に設定する。Similarly, when the value of N reaches N50 and the content value S of the down counter 44 reaches 50, the division ratio setting circuit 50
sets the frequency division ratio of the variable frequency divider circuit 43 to X3, which is equal to the slope of the straight line S3.
ここに である。Here It is.
さらに同様にNの値がN25に到達してダウン力ウンタ
ー44の内容値Sが25に到達すると、可変分周回路4
3の分周比は、直線S4の傾きと等しい値X4となるよ
うに制御される。Similarly, when the value of N reaches N25 and the content value S of the down force counter 44 reaches 25, the variable frequency dividing circuit 4
The frequency division ratio of 3 is controlled to be a value X4 equal to the slope of the straight line S4.
ここに である。Here It is.
以上のように本実施例においては、ダウンカウンター4
4の内容値Sに応じて分周比設定回路50が可変分周回
路43の分周比を適宜、制御していくように構成するこ
とにより、第8図に示される相対湿度の〔%〕値Hを示
す曲線を、第12図に示されるS1〜S4の4つの直線
で近似して求めていくことが可能となっているわけであ
り、この結果、第9図の場合よりもさらに近似精度の良
好なHの近似値が、ラッチ回路45にラッチされること
になる。As described above, in this embodiment, the down counter 4
By configuring the frequency division ratio setting circuit 50 to appropriately control the frequency division ratio of the variable frequency division circuit 43 according to the content value S of 4, the [%] of the relative humidity shown in FIG. It is possible to approximate the curve indicating the value H with the four straight lines S1 to S4 shown in Figure 12, and as a result, the curve is even more approximate than in the case of Figure 9. A highly accurate approximate value of H is latched into the latch circuit 45.
なお上記の(12)、(14)、(15)、(16)式
内のN100、N75、N50、N25、N00の各値
は計算によって求められるために、結局、各範囲の分周
比を示すX1〜X4の値も計算によって求めることがで
きるわけであるが、実際には前記発振器21の発振周波
数fは(1)式からのずれもあるために、Nの値の実測
値に基づいて、分周比X1〜X4を求める方が実用的で
ある。Note that each value of N100, N75, N50, N25, and N00 in the above equations (12), (14), (15), and (16) is obtained by calculation, so in the end, the frequency division ratio of each range is calculated. The values of X1 to X4 shown can also be obtained by calculation, but in reality, the oscillation frequency f of the oscillator 21 deviates from equation (1), so it is calculated based on the actual value of N. , it is more practical to obtain the frequency division ratios X1 to X4.
また上記の実施例ではHの値0〜100の範囲を4つの
直線S1〜S4で分割して近似するように構成されてい
るが、4つ以下あるいは4つ以上の直線に分割して近似
することもーできることは明らかであり、その分割数が
多くなるほど近似精度も高くなっていくことになる。Furthermore, in the above embodiment, the H value range from 0 to 100 is divided into four straight lines S1 to S4 for approximation, but it is approximated by dividing it into four or less or four or more straight lines. It is clear that this can also be done, and the greater the number of divisions, the higher the approximation accuracy will be.
さらには上記の実施例では、ダウン力ウンター44の内
容値に従って分周比設定回路50が可変分周回路43の
分周比を制御するように構成しているが、第13図に示
されるように、可変分周回路43からの分周出力信号を
計数する別のカウンター51を設け、そのカウンター5
1の計数値に従って分周比設定回路50が可変分周回路
43の分周比を設定するように構成してもよいことは明
らかである。なお第13図において、第11図と同一の
要素を示すものである。Furthermore, in the above embodiment, the frequency division ratio setting circuit 50 is configured to control the frequency division ratio of the variable frequency division circuit 43 according to the content value of the down force counter 44, but as shown in FIG. Another counter 51 is provided for counting the frequency-divided output signal from the variable frequency divider circuit 43.
It is clear that the frequency division ratio setting circuit 50 may be configured to set the frequency division ratio of the variable frequency division circuit 43 according to the count value of 1. Note that FIG. 13 shows the same elements as FIG. 11.
以上に述べたように本発明によれば、相対湿度・容量変
換特性を有する相対湿度検出用素子をCR型発振におけ
る充放電容量として用いたC−MOSリング発振器を利
用して、相対湿度をデジタル値に変換するように構成し
ているために、従来の如くにブリッジ回路を構成したり
、一般的なアナログ・デジタル変換回路を用いたりする
ことなく、相対湿度値の変化に応じたデジタル値を得る
ことが可能となり、小型かつ低消費電力型の湿度検出装
置が実現されることになる。As described above, according to the present invention, relative humidity can be measured digitally by using a C-MOS ring oscillator that uses a relative humidity detection element having relative humidity/capacitance conversion characteristics as a charge/discharge capacitor in CR type oscillation. Because it is configured to convert to a value, it is possible to convert digital values according to changes in relative humidity values without configuring a bridge circuit or using a general analog-to-digital conversion circuit as in the past. This makes it possible to realize a compact and low power consumption humidity detection device.
なお前述の実施例では、いずれも定電圧回路を介して電
源用電池よりC−MOSリング発振器に電源を供給する
ように構成しているが、このような構成によれば、温度
等の環境の変化や経時等による電源用電池の起電圧の変
動がC−MOSリング発振器に与える影響を解消するこ
とが可能となる。In the above-mentioned embodiments, power is supplied to the C-MOS ring oscillator from the power supply battery via a constant voltage circuit. It becomes possible to eliminate the influence that fluctuations in the electromotive voltage of the power supply battery due to change or aging have on the C-MOS ring oscillator.
すなわちC−MOSリング発振器を構成するC−MOS
インバータ(あるいはNAND回路)の内部抵抗は、供
給電圧によって少し変化する特性を有しているために、
供給電圧が変動すると発振周波数もそれに応じて変動す
ることになるが、上記のように定電圧回路を設ければ発
振器への供給電圧は安定しかものとなり、測定精度が向
上することになる。In other words, the C-MOS that constitutes the C-MOS ring oscillator
The internal resistance of an inverter (or NAND circuit) has characteristics that vary slightly depending on the supply voltage.
If the supply voltage fluctuates, the oscillation frequency will also fluctuate accordingly, but if a constant voltage circuit is provided as described above, the supply voltage to the oscillator will be stable and measurement accuracy will be improved.
また前述の実施例では、時計機能用の水晶発振回路に対
しても、上記の定電圧回路より電源を供給するように構
成しているか、このような構成によれば、サンプリング
制御のクロック信号の周波数やパルス幅の変動も抑えら
れる。Furthermore, in the above embodiment, the crystal oscillation circuit for the clock function is also configured to be supplied with power from the constant voltage circuit, or if such a configuration is used, the clock signal for sampling control is supplied with power. Fluctuations in frequency and pulse width can also be suppressed.
すなわち上記クロック信号は、水晶発据回路の発振出カ
信号に基づいて形成されているが、この水晶発振回路の
発振周波数も供給電圧の変動に応じて僅かに変動する特
性を有しているが、定電圧回路の介在により発振周波数
も安定化され、その結果、発振出カ信号に基づいて形成
されるクロック信号も安定したものとなる。That is, the above clock signal is formed based on the oscillation output signal of the crystal oscillator circuit, and the oscillation frequency of this crystal oscillator circuit also has a characteristic that it fluctuates slightly according to fluctuations in the supply voltage. The oscillation frequency is also stabilized by the intervention of the constant voltage circuit, and as a result, the clock signal formed based on the oscillation output signal also becomes stable.
従って、例えば前述のサンプリング制御用のクロック信
号φ2のパルス幅1で与えられるサンプリング時間幅も
、一定値に安定したものとなり、湿度検出精度をさらに
向上させることが可能となっている。これに対して、電
源用電池の起電圧の変動の影響を受けて、上記の時間幅
も変動するような構成の場合は、それだけ測定精度も低
下することになるわけである。Therefore, for example, the sampling time width given by the pulse width 1 of the sampling control clock signal φ2 is also stabilized at a constant value, making it possible to further improve the humidity detection accuracy. On the other hand, in the case of a configuration in which the above-mentioned time width also fluctuates due to the influence of fluctuations in the electromotive voltage of the power supply battery, the measurement accuracy will decrease accordingly.
また前述の実施例の場合のように、ガラス−セラミック
系厚膜湿度検出用素子の如く相対湿度の増加に対して容
量値が減少していく特性にある検出用素子を用いるとき
には、ダウンカウント手段によって、C−MOSリング
発振器および分周回路からの信号を計数するように構成
すれば、相対湿度の増加に応じてダウンカウント手段の
計数内容値も増加することになるために、相対湿度値へ
の変換も比較的簡単に行なうことが可能となる。Further, as in the case of the above-mentioned embodiment, when using a detection element whose capacitance value decreases as relative humidity increases, such as a glass-ceramic thick film humidity detection element, a down-counting means is used. Accordingly, if the signal from the C-MOS ring oscillator and the frequency dividing circuit is configured to be counted, the counted value of the down-counting means will also increase in accordance with the increase in relative humidity. It is also possible to perform the conversion relatively easily.
また、その場合には湿度検出用素子が温度の影響を受け
て特性が変化するような素子てあるときには、環境の温
度を検出し、その検出結果に従ってダウンカウント手段
のイ二シャルセット値を適当に変化させてやる等の手段
で、比較的簡単に温度補償を行なうことが可能である。In that case, if the humidity detection element is an element whose characteristics change due to the influence of temperature, the temperature of the environment is detected and the initial set value of the down-counting means is appropriately set according to the detection result. It is possible to perform temperature compensation relatively easily by changing the temperature.
なお前述の実施例において湿度検出位置17が相対湿度
を検出するサンプリング動作の周期、すなわちC−MO
Sリング発振器21にサンプリング動作を行なわせるた
めのクロックパルスφ1の周期Tは、種々の必要性等に
応じて適当に決定することが可能であり、さらにはサン
プリング動作の周期も外部操作スイッチによって選択で
きるように構成したり、あるいはモード選択スイッチ等
の外部操作スイッチの操作ごとに1度のサンプリング動
作が行なわれるように構成すること等も可能である。In addition, in the above-mentioned embodiment, the period of the sampling operation in which the humidity detection position 17 detects the relative humidity, that is, the C-MO
The period T of the clock pulse φ1 for causing the S-ring oscillator 21 to perform the sampling operation can be appropriately determined according to various needs, and the period of the sampling operation can also be selected by an external operation switch. Alternatively, it is also possible to configure the sampling operation so that one sampling operation is performed each time an external operation switch such as a mode selection switch is operated.
第1図〜第8図は、本発明の1実施例による湿度検出装
置を備えた時計付き電卓を示す図で、第1図はその外観
を示す平面図、第2図は湿度検出用素子の収容部を示す
断面図、第3図は回路構成の概略を示すブロック線図、
第4図は湿度検出装置を示す回路図、第5図および第6
図はガラス−セラミック系厚膜湿度検出用素子の概略構
造を示す平面図および相対湿度・容量変換特性を示すグ
ラフ、第7図は湿度検出装置に供給される各クロック信
号を示すタイムチャート図、第8図は本実施例を説明す
るためのグラフ。
第9図および第10図は、本発明における第2の実施例
を示すもので、第9図は湿度検出装置の構成を示す回路
図、第10図は本実施例を説明するためのグラフ。
第11図および第12図は、本発明における第3の実施
例を示す図で、第11図は湿度検出装置の構成を示す回
路図、第12図は本実施例を説明するためのグラフ。第
13図は、第11図の湿度検出装置の一部の変形例を示
すブロック線図である。
1・・・・・・液晶表示装置、
4・・・・・・湿度検出用素子の収容部、6・・・・・
・湿度検出用素子、
11・・・・・・水晶発振回路、12・・・・・・分周
回路、13・・・・・・計時カウンター、
16・・・・・・クロック信号形成回路、17・・・・
・・湿度検出装置、
18・・・・・・表示制御回路、
21・・・・・・C−MOSリング発振器、23・・・
・・・分周回路、
24・・・・・・アップカウンター、
25・・・・・・ラッチ回路、
26・・・・・・湿度演算ブロック、
43・・・・・・可変分周回路、
44・・・・・・ダウンカウンター、
45・・・・・・ラッチ回路、
50・・・・・・分周比設定回路、
E・・・・・・電源用電池、
G・・・・・・定電圧回路、
Sw・・・・・・モード選択用スライドスイッチ。
・(1・゛、“−・\
’FA” a’l出ノ如人 ンヂ〜仁−・11、實、1
株式会社(、’):、、、’−□11
第1図
第2図
第3図
第514 第6図
第7図1 to 8 are diagrams showing a clock calculator equipped with a humidity detection device according to an embodiment of the present invention. FIG. 1 is a plan view showing its appearance, and FIG. A sectional view showing the housing part, FIG. 3 is a block diagram showing the outline of the circuit configuration,
Figure 4 is a circuit diagram showing the humidity detection device, Figures 5 and 6
The figure is a plan view showing a schematic structure of a glass-ceramic thick film humidity detection element, and a graph showing relative humidity/capacitance conversion characteristics; FIG. 7 is a time chart showing each clock signal supplied to the humidity detection device; FIG. 8 is a graph for explaining this embodiment. 9 and 10 show a second embodiment of the present invention, in which FIG. 9 is a circuit diagram showing the configuration of a humidity detection device, and FIG. 10 is a graph for explaining this embodiment. 11 and 12 are diagrams showing a third embodiment of the present invention, in which FIG. 11 is a circuit diagram showing the configuration of a humidity detection device, and FIG. 12 is a graph for explaining this embodiment. FIG. 13 is a block diagram showing a partial modification of the humidity detection device shown in FIG. 11. 1...Liquid crystal display device, 4...Receiving section for humidity detection element, 6...
・Humidity detection element, 11... Crystal oscillation circuit, 12... Frequency dividing circuit, 13... Time counter, 16... Clock signal forming circuit, 17...
... Humidity detection device, 18 ... Display control circuit, 21 ... C-MOS ring oscillator, 23 ...
...Frequency divider circuit, 24...Up counter, 25...Latch circuit, 26...Humidity calculation block, 43...Variable frequency divider circuit, 44... Down counter, 45... Latch circuit, 50... Division ratio setting circuit, E... Power supply battery, G...・Constant voltage circuit, Sw...Slide switch for mode selection.・(1.
Co., Ltd. (,'):,,,'-□11 Figure 1 Figure 2 Figure 3 514 Figure 6 Figure 7
Claims (3)
有し、該検出用素子による検出結果をデジタル値のデー
タに変換して出力するための変換回路を備えて成る湿度
検出装置において、前記検出用素子は、雰囲気中の相対
湿度に応じて容量値の変化する相対湿度・容量変換特性
を有する素子より構成され、前記変換回路は前記検出用
素子をCR型発振における充放電容量とするC−MOS
リング発振器を少なくとも含んでいることを特徴とする
湿度検出装置。(1) A humidity detection device comprising a relative humidity detection element for detecting relative humidity, and a conversion circuit for converting the detection result by the detection element into digital value data and outputting it, The detection element is composed of an element having a relative humidity/capacitance conversion characteristic in which the capacitance value changes depending on the relative humidity in the atmosphere, and the conversion circuit makes the detection element a charge/discharge capacitor in CR type oscillation. C-MOS
A humidity sensing device comprising at least a ring oscillator.
容量値が略直線的に増加する特性を有する素子より成り
、かつ変換回路が、C−MOSリング発振器から出力さ
れる信号を入力とする分周回路と、該分周回路から出力
される信号を入力とするダウンカウント手段とを含み、
サンプリング信号形成手段からのサンプリング信号によ
って定められる一定時間内に、前記C−MOSリング発
振器から出力される信号を、前記分周回路と前記ダウン
カウント手段によって分周、ダウンカウントするように
構成されていることを特徴とする特許請求の範囲第1項
記載の湿度検出装置。(2) The relative humidity detection element is composed of an element whose capacitance value increases approximately linearly as the relative humidity increases, and the conversion circuit inputs the signal output from the C-MOS ring oscillator. a frequency divider circuit, and a down-counter whose input is a signal output from the frequency divider circuit,
The signal output from the C-MOS ring oscillator is frequency-divided and down-counted by the frequency dividing circuit and the down-counting means within a certain period of time determined by the sampling signal from the sampling signal forming means. The humidity detection device according to claim 1, characterized in that:
膜湿度検出用素子より成ることを特徴とする特許請求の
範囲第2項記載の湿度検出装置。(3) The humidity detecting device according to claim 2, wherein the relative humidity detecting element is comprised of a glass-ceramic thick film humidity detecting element.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15353782A JPS5943346A (en) | 1982-09-03 | 1982-09-03 | Humidity detector |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15353782A JPS5943346A (en) | 1982-09-03 | 1982-09-03 | Humidity detector |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5943346A true JPS5943346A (en) | 1984-03-10 |
Family
ID=15564678
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15353782A Pending JPS5943346A (en) | 1982-09-03 | 1982-09-03 | Humidity detector |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5943346A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63149553A (en) * | 1986-12-12 | 1988-06-22 | Nippon Mining Co Ltd | Electronic hygrometer |
| US5065625A (en) * | 1989-05-12 | 1991-11-19 | Tdk Corporation | Humidity meter |
| EP3654028A1 (en) * | 2018-11-14 | 2020-05-20 | MEAS France | Relative humidity sensor device |
-
1982
- 1982-09-03 JP JP15353782A patent/JPS5943346A/en active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63149553A (en) * | 1986-12-12 | 1988-06-22 | Nippon Mining Co Ltd | Electronic hygrometer |
| US5065625A (en) * | 1989-05-12 | 1991-11-19 | Tdk Corporation | Humidity meter |
| EP3654028A1 (en) * | 2018-11-14 | 2020-05-20 | MEAS France | Relative humidity sensor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB1570659A (en) | Electronic timepiece | |
| US4163193A (en) | Battery voltage detecting apparatus for an electronic timepiece | |
| JPS5943346A (en) | Humidity detector | |
| CN114389580B (en) | Resistor module, clock circuit, integrated circuit and electronic equipment | |
| JPS5920845A (en) | Humidity detecting device | |
| JP4422284B2 (en) | A / D converter and semiconductor pressure sensor device | |
| JPS6022850B2 (en) | timer device | |
| JPH04148844A (en) | Oxygen gas sensor | |
| JPS6143274Y2 (en) | ||
| JPS5968659A (en) | Humidity detecting apparatus | |
| JPH01156630A (en) | Photometric circuit | |
| US20080007313A1 (en) | Digital clock generator | |
| JPH02171613A (en) | Variable capacitance type sensor system | |
| JP3235006B2 (en) | Oscillation integrated circuit | |
| JP2739741B2 (en) | Electronic analog timer | |
| KR940002513B1 (en) | Humidity measuring apparatus | |
| JP2536404B2 (en) | Semiconductor integrated circuit device | |
| JPH0226415A (en) | Counter circuit | |
| JP2705128B2 (en) | Electronic thermo-hygrometer and electronic hygrometer | |
| SU1201853A1 (en) | Device for integrating signal | |
| SU1624352A1 (en) | Resistance meter | |
| JPS59142418A (en) | Physical quantity detection device | |
| Sugiyama et al. | Pulsewidth modulation DC potentiometer | |
| JPH0440678B2 (en) | ||
| SU551572A1 (en) | Device for measuring the noise ratio of quadrupoles |